Проводимост на диференциалното двойка!!

[ftxhh]

Re: Аз не предпочитат използването на PMOS като вход чифт разл, тъй като се нуждае от по-голям W / L за да получите същото GM, която може да бъде постигната чрез по-малки NMOS, така че наистина ограничава своя максимум работна честота най-добри пожелания, Рания Hi Рания, PMOS 1 / F изпълнение на шум е по-добре, отколкото NMOS, и PMOS може да бъдат разположени в NWEL, така че на PMOS като вход разл чифт вход е по-популярен. Въпреки това, както вие казвате, PMOS е с по-малко грама за един и същ размер. Ние можем да подобрим своята пропускателна способност чрез увеличаване на тока. мишка

 

[layes2]

следва да бъде същата като една мос

 

[zxj_abc]

Входно напрежение Сигналите са твърде ниски, за да се въвеждане на различен чифт работа в насища зона.

 

[phosphor_zhu]

Аз мисля, че трябва да се уверите, PMOS работи на ръба на насищане. и след това направи тока по-голяма. Освен това можете да проверите всички Ур PMOS и NMOS, за да видят своите ОП региона

 

[haff99]

Както вече бе посочено разл двойката е в триод. Имате няколко възможности да се определи това. 1. Вържете органите на двойката разл за доставки, вместо на източника. Тялото ефект увеличава на праговата стойност и си VDS ще се увеличи. Това не може да реши този въпрос все пак. 2. Добави на PMOS Shifter ниво на чифт разл. 3. Увеличете текущия пристрастия. Ако искате да увеличите печалбата, можете да увеличат огледални устройства на разл двойка от m = 1 m =?? каквото си искате. Също така, когато се вгледате в печалбата, е най-лесно да затворите цикъла като теб са тестване на ОП усилвател. Тъй като са cascoding част от изхода, не е вярно железопътния железопътния люлка на вашата продукция. не може да сложи компаратор в единство игра на някои много ниско или много високо напрежение, като 100mV или нещо близо до вашата железопътен. Вашият изход не може да дръпнете надолу, че ниската или издърпаме тази висока. Това се случва за да ви дам много ниска db четене, ако се опитате да тества печалба по този начин.

 

[gpwu]

Изглежда като M9 е в триод региона, трябва да се коригира точка пристрастия. Увеличаване на пристрастия мога да увеличи GM.

 

[lijianheng]

Може би Vdas е твърде ниска и MOSFET не се работи в района на насищане.

 

[gaom9]

Здравейте, аз съм нова на аналогов верига дизайн. Имам въпроси за тази верига. Как действа от страна на БСК, които се състоят от M14 M18 M17 M19 M13 M16 и M12 на тази верига работи? Как може да им осигури постоянен ток Bia чифт разл. Благодаря за вниманието! Най-добри пожелания!

 

[Tahar]

[Quote = rania_hassan] Аз не предпочитат използването на PMOS като вход чифт разл, тъй като се нуждае от по-голям W / L да се получи същия ОС, която може да бъде постигната чрез по-малки NMOS, така че наистина ограничава своя максимум работна честота най-добри пожелания, Рания [ / цитат] намалява трептенето на шум и по-добро съвпадение е пред търговията с широчина на честотната лента за избор на PMOS или NMOS вход чифт. За средно честотния диапазон и обща напрежение, с устойчивото развитие до двата типа, PMOS вход двойка е избор, тъй като настоящата, че освен в случай на NMOS не се компенсират за по-добро съвпадение или по-добра работа верига.

 

[Canosa]

Някои транзистори са в триод, вие трябва да ги сложи в насищане, преди да се получат шура, DC работната точка на всички trasistors са stabilish в насищане. Верига, която да използвам за да пристрастия на cascodes, на третия етап на усилвателя са тихи различен. Аз обикновено се използват две транзистор с им порти, които са свързани и след това ще бъде в триод, а другата в насищане. Триод Транзисторът има 3 пъти л., отколкото насищане trasistor да получите най-доброто място за главата е възможно към изхода.

 

[pixel]

AC симулация не да има никакъв смисъл, ако не са настроени DC ОПЕРАТИВНО точки.

 

[analog_prodigy]

Как vbp и vbn сигнали, засягащи веригата?

 

[srinivasan]

Как е изход латентно състояние набор напрежение? Към настоящия момент, изходът крак изглежда като две различни текущи източници (PMOS и NMOS) се опитват да принудят възел на изхода на някаква стойност, това е проблемът. Вашият преднапрежение верига е технически правилно, но то не е имитиране на изход крак точно, VDS разновидности ще се отрази, тъй като разликата в течения между PMOS и NMOS изходните транзистори и изходното напрежение възел не може да бъде фиксиран. Каква е спецификацията, за която сте избрали тази структура? Можете ли да говорим за спецификациите?

 

[jecyhale]

Увеличаване на Id на разлика двойка.