Проводимост на диференциалното двойка!!

S

saad

Guest
Здравейте всички! Аз съм с PMOS чифт вход разлика в един етап усилвателя. Искам да се увеличи на проводимост (GM) на входа двойка. Аз, увеличаване аспект съотношение (W / L), за да се намали Vdsat; следователно очаква GM да се увеличи. От друга страна, VdS спад се намалява, като има предвид, Vdsat и GM остава почти незасегната (симулационни резултати са дадени по-долу). Как мога да запазя, VdS постоянен или увеличаване на GM вместо? Може ли някой да помогне? [Размер = 6] W / L = 60 [/ големина] Име: m1 Модел: cmosp Id:-9.90e-05 на VGS:-9.39e-01 VdS:-5.28e-02 VBS: 0.00e 00 Vth: - 5.07e-01 Vdsat:-3.59e-01 Gm: 2.15e на 04 GDS: 1.73e-03 GMB 8.41e-05 [размер = 6] W / L = 120 [/ размер] Име: m1 Модел: cmosp Id: -9.95e на 05 VGS:-9.14e-01 VdS:-2.70e-02 VBS: 0.00e 00 V-та:-5.08e-01 Vdsat-3.44e-01 Gm: 2.25e на 04 GDS: 3.54e 03 пожелания, Саад
 
Как мога да видя Ур PMOS входни транзистори работят в триоден Regione (VdS твърде ниска). Изглежда нещо не е наред в Ур схема или по testbenches. U трябва да сдвоите пристрастия принос в района на насищане, някога те трябва да работят в слаба инверсия (под прага, | VGS-Vth |
 
[Quote = DenisMark] Как мога да видя Ур PMOS входни транзистори работят в триоден Regione (VdS твърде ниска). Изглежда нещо не е наред в Ур схема или по testbenches. U трябва да сдвоите пристрастия принос в района на насищане, някога те трябва да работят в слаба инверсия (под прага, | VGS-Vth |
 
Не е ясно. Какво напрежение стойностите при портата, източник, водосточни възли? Може да бъде общ режим на напрежението на входа на усилвателя е твърде ниска. За Ур верига на дъното ICMR е, VgsN (M3, M4) VthP (M1, M2). Мога да предложа този набор U принос към потенциала на земята (но Ур съединение не позволяват това) или напрежение овърдрайв на NMOS е прекалено висока (увеличаване на съотношението на NMOS W / L).
 
Аз съм W / L на М3, 4 да бъде същото като W / L за M10 (правилното огледало) да бъде 5. Как W / L на M10 ще повлияе съпротивлението на изхода и по този начин да спечелят на усилвателя?? Gain е наистина лошо (Ав = 10): вик :: плач :: плач :: плач :: вик: Моля, вижте, ако им да повлияе cascodes прав или не??
 
Преднапрежение на cascode не разполагат с влияние на точка PMOS чифт операция. На снимка всичко изглежда ОК. M14 и M18 трябва да имат светла съотношение W / L от M9, M10 и M7, M8, така че устройствата да работи по насищане някога в най-лошия случай (макс ток, Максимална температура). U трябва да ми предостави информация за операцията точка по отношение на M1, M3 и напрежение в техните терминали за разрешаване на Ур основният проблем.
 
, Като DenisMark вече поиска: Каква е вашата обща режима за въвеждане на напрежение? Ако това е твърде ниска, тогава устройства М1 и М2 ще бъде извън на наситени региона и действа точно както комутатори с нисък изходен импеданс ви дава ниска печалба.
 
За да се запази M9 в насищане напрежение порта трябва да бъде Vt + Vdsat над източник напрежение (т.е. Vdsat10),. (W / L) на М14 е (1/5) (W / L) на M9, принуждавайки Vg14 да бъде над Vt 2 Vdsat следователно водене на M9 да бъде в насищане. Моля, поправете ме, ако аз го правя грешно! мога да публикувам възел напрежения на транзисторите в усилвателя известно време. до тогава моля, проверете ако им обмисля правилно преднапрежение?? Благодаря
 
Това е правилно, но и трябва да провери това състояние над PVT и в най-лошия случай. Дайте ми информация за операцията точка по отношение на M1, M3 и напрежение в техните терминали, за да разреши Ур основният проблем.
 
[Quote = tirnanog] Като DenisMark-вече попита: Каква е вашата обща режима за въвеждане на напрежение? Ако това е твърде ниска, тогава устройства М1 и М2 ще бъде извън на наситени региона и действа точно както комутатори с нисък изходен импеданс ви дава ниска печалба [/ цитат] За анализ на AC, аз съм с сигнал 1V AC.
 
Какво е DC напрежение, което се прилага в портата на М1 и М2?
 
[Quote = DenisMark] U трябва да ми предостави информация за операциите точка по отношение на M1, M3 и напрежение в техните терминали за разрешаване на Ур основният проблем. [/ Цитат] Ето възел напрежения (прикачен файл). Аз използвам 1V AC сигнал за анализ на AC. Моля, проверете, ако нещо не е наред. W / L на всички транзистори са, както следва М1, М2 = Kc M3, M4, M6, M9, M10 = Kb M14, M16, M19 = Kb / 5 (за правилното преднапрежение) M17 = Ка / 5 (за правилното преднапрежение) M5, M7, M8 = Ка M11, M12, M13, M18 = 2 * Ка, където Ка = 15 Kb = 5, Kc = 60 се види дали всичко е проблематично! Благодаря
 
[Quote = tirnanog] Какво е постоянно напрежение, че се прилага в портата на М1 и М2? [/ Цитат] То ще бъде късо съединение за АС анализ все пак ... се прилагане на постоянно напрежение?? Поне аз не мисля така
 
Да. От гледате информацията на работната точка, че сте предоставили изглежда като имате DC напрежение от 0V в портата на М1 и М2 и мисля, че е ваш проблем. Това напрежение трябва да бъде по-висока. Как да настроите стимул за въвеждане?
 
Добре, VgsM3 = 0.996V и VthM1 = 0,508 В така minumum на ICMR е VgsM3-VthM1 = 0.488V. Така че, ако DC напрежение върху портите на М1 и М2 ниско, отколкото 0,488 ще влезе в триод региона. Тя изглежда като ф не строят testbench, правилно. Да, входовете трябва да бъдат обвързани с AC земята и източник на променлив ток, трябва да представи в серия с един от тях, но това не означава, че суровините трябва да бъде свързан към земята DC. Прилагане на DC източник положителен принос (повече от VgsM3-VthM1, и ниско, отколкото Vdd-VgsM1-VdsatM11,), кратко изход и отрицателен принос чрез индуктивност 1H (кратко време DC без разрушителен, отворена верига по време на AC), кратко отрицателен принос към земята чрез капацитивно 1F (отворен DC, кратко - AC). Така Ур вход общ режим напрежение, ще бъде детерминирано от източник на постоянен ток. Поставете източник на променлив ток. Няма значение в серия положителен или отрицателен принос, засягат само на началната фаза Shift. Амплитудата на източник на променлив ток, също няма значение, само влияние върху амплитудата на изходното напрежение не, печалбата или фаза, тя може да бъде 1V, 1kV, 1pV и т.н. След всички правим операция DC точка и симулация на AC. Разлика между положителни и отрицателни входове ще бъдат компенсирани напрежение. Ако искате да намалите най-ниската граница на ICMR U може да завърже на насипни контакти на М1 и М2 за доставка релса. Така U увеличи VthM1 поради ефект на тялото. Ако тялото ефект е силен U може да получи на началото ICMR от 0V.
 
Просто любопитен, какво Op-Amp топология е това? изглежда като двойка разл, последвана от Cascode + Folded cascode. Така ли е? Какво е предимството от използването на този сгънат cascode усилвател?
 
от вашите възел напрежения за M1 NAD M2 VDS
 
Ур транзистори са в триод регион и вие трябва да дефинирате DC за вашата врата. преди започване на AC анализ DC операционна pt. е установен. Както някой правилно предложи, трябва да се увеличи на Gate напрежението на PMOS да да намали VDSAT и Увеличаване на VdS. слабо наддаване, тъй като транзисторите се работи в региона на триод. Направете. ОП анализ преди да се прави на всеки друг анализ и да се гарантира, че транзисторите са в насищане. - Връх
 
Hi Саад, както бе предложено, входните PMOS двойки са в триод региона, да предизвика vdsat = 0.34v и VdS = 0.0203v,,, което е по-ниска от vdsat. Мисля, че можете да увеличите напрежение пристрастия входните PMOS. Най-добри пожелания!
 
Аз не предпочитат използването на PMOS като вход чифт разл, тъй като се нуждае от по-голям W / L за да получите същото GM, която може да бъде постигната чрез по-малки NMOS, така че наистина ограничава своя максимум работна честота най-добри пожелания, Рания
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top