Ниска отпадане (LDO) Regulator дизайн

M

moisiad

Guest
Здравейте искам да проектират един LDO със следните спецификации (с MOS или или биполярно): VDD = 3V Пропускане на напрежение = 70mV изход ток = 40uA PSRR = осемдесет db @ 10MHz, тридесет и пет милионаdb @, 10GHz Смятате ли, че е трудно да отговарят на горепосочените спецификации? Трябва ли да предложи друг подобен документ. Благодаря
 
аз не знам, но са U сигурен @ -80 10 MHz изглежда твърде много
 
Да, бедата е, спецификациите са посочените по-горе!!
 
Изходен ток = 40uA? PSRR = 80dB (в) 10MHz е много трудно да се дизайн. Мисля, че трябва да се провери, дали има подобен продукт в света. може би сте го изгради с този продукт.
 
Hi renwl. Има грешка в изходния ток стойност, която е 40mA (не 40uA). Благодаря
 
Psrr е твърде висока за нормалното разбиране. Просто мисля за това: 0db честотна лента спечелят, ще бъде изключително голям и изглежда, че няма човек може да го направи. Сигурен ли си, че за спекулация? Направих много на проекти за LDO, Spec е твърде ....
 
-Осемдесетdb в 10MHz е един вид на високо. , освен ако а) с много висока печалба пропускателна способност усилвател б) много голяма мощност impendance
 
Можеш ли да ме информира как 0db честотна лента за печалба е свързана с спецификациите на PSRR, които имам. Благодаря
 
толкова по-висока пропускателна способност, по-висока честота на шума (т.е., доставка на шума) усилвател може да отхвърли.
 
[Quote = szekit] по-висока честотна лента, по-висока честота на шума (т.е., доставка на шума) усилвател може да се отхвърли. [/ Цитат] Може ли да го обясня за мен? Благодаря.
 
цикълът спира да работи след наддаване на телесно тегло, така че ф само отхвърли доставките в този регион за отхвърляне над този регион U зависят основно на отделяне капачка на изхода възел да рол-оф
 
Така че това означава, че имам нужда от усилвател с честотна лента до 10MHz. Имам ли се коригира?
 
не, U е необходима много голяма BW, към единство получат PSR ще бъде 0, така че да получите-80db U нужда от много голям GBW, или се нуждаят от огромна капачка. да направи полюса рол-оф много бързо, за да получите осемдесетdb най-10MHz
 
освен ако много, много големи капачка се свърже с продукцията, когато натоварването на ВЕИ е много голяма ..........
 
Аз създадоха проста LDO (топология classicall с PMOS като прохода устройство), като се използват поведенчески модел на усилвателя. Във всеки случай изглежда, че AC и отговор PSRR не се влияе значително от широчината на честотната лента на усилвателя. Това е размерът на прохода устройство и кондензатор изход, който определя AC и PSRR форма, тъй като те определят два основни полюса на системата. От симулации, изглежда, че е много трудно да се избегне влошаване на PSRR, в средата на честотен обхват (1-10MHz), или дори да преместите, че влошаването в по-високи честоти. Моля, поправете ме, ако правя някаква грешка. Ако съм прав, тогава какъв е ефектът на на усилвателя bandwidht, в цялостната работа на LDO, beacause аз не виждам значително въздействие. Благодаря
 
Op-Amp урежда решаването на LDO и преходни отговор по време на натоварването се променя в реалния живот. Съгласен съм, капачката на изхода (ESR) и PMOS главно контролира отговор AC и PSRR,,.
 
moisiad, можете да се заразите на дясната точка! Висока честота PSRR е от капачката на CGD съотношение (PMOS) / cout нищо друго на пропускателната способност и печалбата DC на регулатор определи как преминаването региона се търси. Типично се опитате да направи Q ниско, така че пик в региона на честота преход има ниска db. От оразмеряване CGD директен зависи Imax и Vdsat, на PMOS
 
PSRR осемдесет db @ 10MHz? Късмет. Членка на съвременни технологии, четиредесетdb @ 1MHz е много разумно.
 
Не е bibiographic справка за тази тема? Мисля, че има, така че аз не знам защо се discusing ако е твърде много, за да се постигне или каквото, просто погледнете препратките, симулират и след това, да сключват.
 
Признавам, осемдесет милиона db @ 10MHz ще бъде трудно да се получи, но ... какво да кажем за тази глупава идея. Прилагане на предварително регулатор с ultr ниска компенсира усилвателя, чиято GBW трябва да се максимизира. Използвайте големи кондензатори за за референтния напрежение teminal като WEL на предварително рег. изход. Свържете 2-полюсен пасивен филтър от предварително рег. изход на Вин на основния регулатор. Задайте полюси, за да получите най-малко -40 до -60 DBS на отхвърляне @ 10MHz. Трябва да използвате много ниски СУЕ кондензатори, и / или индуктори. След това можете усилвател верига трябва да има GBW на поне 1GHz, така че да има печалба от останалите 40db при 10MHz. във всеки случай, мисля, че е невъзможно напълно интегрирано решение. Мисля, че, отпадане изисква не е съвместимо със спецификациите PSRR. Нека Силата бъде с вас ;-)
 

Welcome to EDABoard.com

Sponsor

Back
Top