XC18V02VQ44C Проблем

V

Vonn

Guest
Имам нужда от чип XC18V02VQ44C спешно; ли всеки орган има дори и една чип мога да го купя от него ..
Ако всеки орган може да помогне, моля PM ме
Последно редактирано от Vonn на 05 април 2004 11:47; редактирано 1 път общо

 
попитайте xilinx FAE за някои безплатни мостри!

 
XC18V02VQ44C и V04 имат проблем, всъщност ние открихме, че някои от нашите съвети в областта, за една година, и губи FPGA данни!Тя ни правят ядки

 
Да имате предвид, че данните във флаш е повреден, или да кажеш, че FPGA загубени данни заредени от флаш?

 
Спомням си един Xilinx предупреждение за всички XC18V00 конфигурация бала устройства транспортират от Xilinx начална юни 2000 чрез юни 2001 година.

Проверете го.

 
Аз имам една и дата на производство е 2003 седмица 28 така че не мисля, че има производство проблем ...но Iam много заинтересовани да знам проблема на данни губи beause ми дизайн се основава на spartan II, който е проектиран да се конфигурират чрез XC18V02 светкавица и имам проблем, че FPGA не функционира правилно, след определено време, и не " Не знам защо?

 
Ако FPGA започва да работи добре, но след "X" време спира да работи, проблемът не е в светкавицата.Има ли контрол на доставките?Има ли в Съставено ПИН промени състоянието си?

 
Възможно ли е да се FPGA да поиска повторно битов поток от флаш при никакви условия?Ако да, как мога да го контролираш?

 
Ако FPGA такса помпа открива с ниско ниво на доставките, той рестартирате конфигурация натоварване процес настройка "Init" ниско и така нататък.

1) Аз ще се опита да гарантира, че неочаквано поведение не се дължи на повреда в доставката (може би автобус конфликт).То това се случи след това конфигурация натоварване трябва де initated, така че само с помощта на обхвата може да получи тази информация.

2) Ако това не се случи, трябва да се опитам да започна да мисля като към проблем, може би във вашата нулиране логика (външни за FPGA), или може би в FPGA логика.

Да не използвате някоя оценка ПР?Понякога тези ядра сергии след даден момент се изпълняват.Те имат Counter скрити в логиката.

 
Трябва да се провери връзките между Spartan и светкавицата
Приложените файл е връзката схематични
1 -
Това връзки ОК?
2 - Има ли в Резистор стойност (4.7K) за една изтеглена до направено сигнал е правилна стойност?
Съжаляваме, но трябва да имате за вход, за да видите тази закрепване

 
Защо искаш да се свърже програмата за въвеждане на CFn?Как го конфигурирате FPGA Режим пина?

 
Iam работи в режим Master сериен и Режим карфици M0, М1, М2, са свързани с GND

 
Връзката ви схема изглежда е наред.Провери ли Съставено сигнал държавата?

 
Vonn написа:

Възможно ли е да се FPGA да поиска повторно битов поток от флаш при никакви условия?
Ако да, как мога да го контролираш?
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top