VIVA въпроси за цифрова електроника лаборатория

[atchutharam]

[SIZE = "6"] Може ли всеки един пост "Вива въпроси и отговори за цифрова електроника лаборатория [/SIZE] тези експерименти се 1.half пепелянка и пълно използване на NAND 2.binary сив код конвертор 3.gray преобразувател на двоичен код 4.BCD да Excees3 код конвертор 5.binary ехидна ехидна / subtractor, и BCD използване на IC 7483 6.Magnitude проверка компаратор 7.parity и генератор 8.Mux, и г-MUX 9.octal, двоичен енкодер и В 2x4 декодер 10,2 малко синхронен нагоре / надолу брояч 11.shift регистрира 12.Ripple контра Благодарение

 

[gokulka]

[SIZE = "6"] Може ли всеки един пост "Вива въпроси и отговори за цифрова електроника лаборатория [/SIZE] тези експерименти се 1.half пепелянка и пълно използване на NAND. 2.binary до сиво 3.gray код конвертор, преобразувател на двоичен код 4.BCD да Excees3 код конвертор 5.binary ехидна ехидна / subtractor, и BCD IC 7483 6.Magnitude проверка компаратор 7.parity и генератор 8.Mux, и г-MUX 9.octal двоичен енкодер, и 2x4 декодер, 10,2 малко синхронен нагоре / надолу брояч 11.shift се регистрира 12.Ripple контра Благодарение

Здравейте, тук са някои въпроси: 1.При условие че са видове моделиране стилове. 2. Кой стил се използва за проектиране на Full пепелянка, с помощта на половин пепелянка? 3. разликата между behaviora и моделиране на потока от данни. 4. Bolean изрази за всички на комбинационни логика, като например 1/2 пепелянка, пълен пепелянка, Бин до сиво и сиво до кофата за боклук, BCD 2 свръх-3 и т.н. 5. Последователни изявления 6. Какво е порт декларация? 7. Какво е черна кутия? 8. writtting PGM за MUX, декодер etc.using основни порти логически или компоненти, 9 Какво е компонент инстанцииране? 10 се определят симулация и синтез. 11. които симулатор U употреба? 12. как да се декларират часовник 13. differnce betn резета и флип флоп 14, Какво е RTL? 15. Видове броячи, блокови диаграми, програмиране. Good Luck

 

[atchutharam]

Благодаря приятелче

 

[ziad khan]

[Quote = atchutharam 799386] Благодаря приятелче [/QUOTE] какви са АНО? Защото ми изпит е близо

 

[atchutharam]

Съжалявам, че Зиад не отговорите, аз ще публикуваме веднага след като possibile, ако трябва също да постнат, че,, ОК?

 

[atchutharam]

На 1.behavioral моделиране, конструктивно моделиране и потока от данни моделиране 2.structural 3.Dataflow моделиране е един от начините за, описващ program.Like, описва логическата funtion от конкретния дизайн. Поведенчески модел от друга страна се описва поведението на system.How, пък се държат, когато дадена суровина, се дава 5.wait, твърдение, ако излизане, в непосредствена близост ... са някои от последователни изявления. 10 симулация е процес на създаване на виртуален дизайн за кода, ние написахме. и синтез е процес на проверка на коректността във виртуалния дизайн. ISE 13.latch 11.xilinx само съхранява малко данни и не се нуждае от часовник, а флип флоп съхранява един бит данни, но се нуждае от логика 14.Resistor часовник транзистор и в VHDL RTL стои за прехвърляне на регистър на ниво.

 

[gokulka]

какви са АНО? Защото ми изпит също е близо до

Всички отговори могат да бъдат намерени в Ур учебник. Мисля, че трябва да направим някаква работа у дома. всичко най-хубаво