virtex-4 табла SX развитие

C

chinsin83

Guest
ML402 платформа за оценка не включва инструменти за развитие и кабел.
Не мога да намеря цената на системата генератор, USD $ 995.Уот друго ми трябва?

изискването за системата генератор е ISE v7.1 и MathWorks R14.1/.2/.3
това не означава, че ISE обред фондация?Coz струва $ 2495 USD.

видео Комплект стартер генератор на системата е включена, правя аз трябва да отида на ISE v7.1 или е включен?и какво ще кажете за кабел?

развитието XtremeDSP борда идва със системата генератор на по-висока цена, но не го включва xtremedsp софтуер за оценка, Coz го има ISE v7.1 ..или мога да закупи xtremedsp софтуер за оценка поотделно за употреба с платформа ML402 оценка?
http://www.xilinx.com/dsp/eval_software.htm

 
Уеб Xilinx страници са объркващи и знам, че само някои от вашите отговори.

Имам ML402 и ML403.Нито борда включен софтуер или документация.

Генератор система (около $ 1000 USD) изисква от Фондацията ISE (или прекрати ISE НАТО), и то не е включен.ISE фондация струва около $ 2500 САЩ.Ако и вие искате EDK, това е друга $ 500 САЩ.

Аз не използвате система Генератор много.Аз най-вече използват само ISE фондацията.

Аз не знам какво е xtremedsp оценка софтуер.

АЗ употреба на Xilinx Parallel Cable IV (около $ 100 US).Тя работи с дъски ML40x, и "Спартан-3 Starter Kit, и вероятно най-различни дискусии Xilinx:
http://www.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?key=HW-PC4
Фондацията ISE (или свободно ISE WebPACK) включва въздействие, софтуер, кабел за изтегляне.

 
благодарение на ехо.изчиства моите съмнения наистина много.

BTW, Im правиш в MATLAB ниво, а не RTL равнище, така че имам нужда от система генератор.
сайта също така заяви, че ISE съюз е достатъчно, но има сивокафяв изглежда да е връзка с мен директно за закупуване на алианса seprately.

първия линк ISE webpack заяви, че не поддържат генератор система, но 2-ра каза, че връзката ISE 8.1i webpack го подкрепят.LOL ..мисля, че трябва да чакам за освобождаването, но не съм сигурен как най-бързо.
http://www.xilinx.com/ise/devsys_overview.pdf
http://www.xilinx.com/ise/devsys_feature_guide.pdf

както и система генератор ISE основа за оценка идва с пълен черта обред, или за оценка идва с ограничени функции?По този начин аз мога влача известно време, за ISE 8.1i webpack и си свободен.^. ^

 
echo47 написа:

Аз не използвате система Генератор много.
Аз най-вече използват само ISE фондация
 
Аз бях Juz нарича лицето, отговарящо.той ми каза, че генератор система не може да конвертира м-кодове на HDL.но тук е връзката, която предоставя Xilinx.това означава ли аз трябва да създам собствена м-код блокове, за да може системата генератор да се използва?
http://www.xilinx.com/products/software/sysgen/app_docs/user_guide_Chapter_7_Section_3.htmAdded след 4 минути:Juz намери друг линк.значи ако аз желая да превръщам м-кодове директно на FPGA, аз нужда accelchip инструмент DSP синтез също?
http://www.xilinx.com/publications/xcellonline/xcell_53/xc_pdf/xc_accelchip53.pdf

 
Направи правилното нещо от иска си Xilinx търговски представител.Тяхната информация уеб страница е твърде тесен.

Генератор система не събират М код.Вместо това, ти се направи блок Simulink диаграма използва blockset Xilinx, и след това натиснете бутона за генериране на битстрийм, които можете да свалите на вашия FPGA.Това работи добре, ако се използват само на високо равнище блокове обработка на сигнала (мисля, че всеки блок просто призовава Xilinx CORE Generator), но открих, че excruciatingly болезнен за създаване секвенсери и различни други логика.Това е твърде много като схематични плен.А играе с него за един ден или два, а след това се върна за използване на HDL.

Система включва генератор на блок MicroBlaze символ, но това не изглежда да включва всички функции EDK.Това има смисъл, тъй като системата генератор е около 20 мегабайта и EDK е гигабайта.

Аз не съм опитал AccelChip, но аз съм подозрителен на някой инструмент, че твърденията за преобразуване на езика на високо ниво, за да FPGA.Резултатите обикновено са много ниско от страна-кодирани HDL.Въпреки, че може да бъде приемливо, ако имате малък проект, както и голямо бързо FPGA.

Xilinx ISE прекрати алианс преди около година.Клиентите с подкрепата на споразумения бяха автоматично обновен до ISE фондацията.

 
echo47 написа:

Генератор система не събират М код.
Вместо това, ти се направи блок Simulink диаграма използва blockset Xilinx, и след това натиснете бутона за генериране на битстрийм, които можете да свалите на вашия FPGA.
Това работи добре, ако се използват само на високо равнище блокове обработка на сигнала (мисля, че всеки блок просто призовава Xilinx CORE Generator), но открих, че excruciatingly болезнен за създаване секвенсери и различни други логика.
Това е твърде много като схематични плен.
А играе с него за един ден или два, а след това се върна за използване на HDL.
 
установено, че шефа ми шеф имат ISE фондация 7.1i, -, - ".. сега се опитват изложени на системния софтуер генератор оценка. имат mcode блок, който използва функцията в м-файл.

IM сега само се опитва една функция в една м-файл, така Моят М-блок код имат едни и същи I / O, както си функция.ММ не съм сигурен Уот ще се случи, ако има няколко функции в едно м-файл.

Сега трябва да въведете код си манекен в FPGA и да видим дали ще получите същия изход ..

благодарение ехо ..Hehe ..нуждаят от повече помощ ще публикуваме тук ..^. ^
Успех на ф samcheetah ..

 
Генератор система не е моята чаша чай, но някои хора като него.Оценката е безплатна, така че да опитам.Аз считам, че един от инструментите в моята инструментариум.Някой ден може да ме спаси един ден на работа, и ще плати за себе си.

Когато дизайн системи обработка на сигнала, аз правя симулация на високо равнище понятие в м MATLAB-код или В. MATLAB е по-лесно, освен ако не правя аз съм един много сложен двоичен манипулации, както и че по-лесно в C. Не използвайте Simulink .Моят симулация на високо равнище също се плюе коефициент таблици (HDL формат) за инициализиране на блок овена.И накрая, бих код на цялата система в Verilog, че тест с ModelSim, и да съставят FPGA.chinsin83, моля да ни уведомите, ако тази система Генератор м-код блок е нещо полезно за вас.Предполагам, че пренебрегва фактът, че ключов елемент.Тук е онлайн въвеждане помощ:В Xilinx MCode блок е контейнер за изпълнение на потребителска функция в MATLAB Simulink.
А параметър на блок уточнява м-кодово име функция.
Блокът изпълнява "М-код, за да се изчисли блок резултати по време на симулация Simulink.
В същия код се превежда по недвусмислен начин в еквивалентни поведенчески VHDL хардуер, когато е генериран.
Simulink интерфейс на блока е получен от функцията подпис MATLAB, както и от параметрите блок маска.
Има един вход порт за всеки параметър на функцията, и един изход порт за всяка стойност на функцията връща.
Пристанище имена и поръчване съответстват на имената и поръчване на параметрите и се връщат стойности.
Блокът MCode не поддържа цялата език MATLAB; поддържаните подгрупа е описано по-долу.
Има няколко отбележи допълнителни ограничения на блок и ползването му:- Всички блок входове и изходи трябва да бъдат фиксирани на Xilinx тип точка.- Блокът трябва да има поне едно пристанище продукция.- Кодът на блок трябва да съществува по пътя MATLAB или в същата директория като модел, който използва блок.
Този блок предоставя удобен и гъвкав начин за изпълнение на аритметични функции и за изграждане на ограничен машини държавни и контрол логика.
В MCode блок настойнически показва три примера на функции за MCode блок.
Първият пример (също е описано по-долу) се състои от xlmax функция, която връща в максимална степен своите идеи за размисъл.
Вторият илюстрира как да се направи проста аритметика.
Третият показва как да се изгради ограничен машини състояние.
Примерът модели са свързани от Примери точка на това ръководство.<snip>
 
Сега трябва да се намери на Plug-In за XESS XAS борда 3S1000 които уебсайт XESS не дава ..duhz ...

някакъв друг начин за инсталиране ми съвет за хардуера симулация?

 
chinsin83 написа:

Сега трябва да се намери на Plug-In за XESS XAS борда 3S1000 които уебсайт XESS не предвижда ..
duhz ...някакъв друг начин за инсталиране ми съвет за хардуера симулация?
 
Мисля, че аз чета ръководството погрешно ..сега не съм много сигурен, Уот WAN ..Ще прочетете документацията отново ..= (Added след 1 час 29 минути:Аз съм използвал системата генератор на форума Описание на строителя създаде приставка за моята XESS XSA-3S1000 борда .., когато се използва системата генератор за генериране на блок за simulink ..Има грешка ..Мисля, че определен неправилно часовник система ..any1 има опит с тази н борда може да ми каже, която е ПИН за sytem часовник?

 
Мисля, че лесно можете да намерите информация за часовник от ръководството.на XTAL трябва да бъде свързана с един от изводите GCKx.му винаги е добре да прочетете внимателно ръководството.

 
Хмм ..Направих проста функция на средната аритметична

постоянно въвеждане ----> ТВ съвместно SIM блок: вход * 10, изход / 2 ----> продукция показва

Хмм ..Аз тичам симулацията н е се като 10 сек за дисплея в моя симулация да ми покаже стойност ..е то Coz ми съвет е отвратителен?-, - ..

BTW ..Как да покажа една снимка, ако моят съвет е да се свържете монитор?..
Трябва ли да добавите в изводите за VGA порт в моя Plug-in?

 
симулацията може да бъде бавен, поради две причини, а един е, че компютърът ви е бавна, а другата е, че подходът ви не е вярна.Вашата борда е отвратителен, не е проблем, защото Dont симулиране на дъската.

като за VGA.търсене в Google с ключови думи, VGA и FPGA и ще получите много полезна информация.и трябва да проверите VGA ядро на opencores.org

 
Как да се изчисли колко време алгоритмите тичам в FPGA?..

 
Мисля, че Xilinx FPGA табла на стойност не са толкова много

 
е ..нали?..

система генератор за DSP 7.1i може да подкрепи само някои функции на MATLAB функции, = (.. то арго дори подкрепа "за линия .."

any1 се знае как да се включат blockset simulnk е вътре в очертанията на подсистемата за системата генератор за внос, както конфигуриране на подсистемата за ТВ-ко-симулация?..

на Xilinx блок определя само приема Xilinx вход ..U така трябва да се използват gateway_in, но генератор система не може да съставят gateway_in да бъдат включени в ТВ-ко-симулация.

 
Hihi ..IM завръща с нов въпрос ..

шлюз система генератора не може да вземе в рамките основа?..тогава как да симулира данните ми в хардуера? ..

ако аз DIN Xilinx's blockset употреба ..Мога ли все още използва хардуера съвместно симулация?..Coz когато аз щракване генерира, там грешка посочва netlist е празна след подрязването безполезен хардуер.Уот означава това?

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top