VHDL: 2 едновременни изход

[aeneas81]

Здравейте всички, аз съм начинаещ в VHDL език и би искал да знае има ли начин да планирате 2 изходни сигнала едновременно?Coz в първата програма написах, има една часовник закъснение между входа и изхода на първия, и друг часовник закъснение между първата и втората продукция продукция.И двата изхода зависи единствено зависи от един единствен вход.Между другото, е възможно дори да се премахнат забавянето между входа и изхода?
Благодаря ви много за помощ!

 

[news]

Na początku czerwca wspólnie z firmą Microsoft zaprosiliśmy Was do zabawy z grą osadzoną w formie skórki serwisu. Gra była wykonana w technologii HTML5 i demonstrowała możliwości Internet Explorera 9 w kwestii obsługi nowoczesnych standardów webowych. Dzisiaj, zgodnie z planem, podsumowujemy ranking i z przyjemnością nagradzamy graczy — nie tylko tych najlepszych!

Gwoli ścisłości przypomnijmy...

Read more...

 

[ramesh]

Създаване на двата процеса по един за всяка една.