VHDL за ASIC

[OvErFlO]

Какво трябва да trasform ми VHDL дигитален дизайн на ASIC проект IC?
Всеки, който може да ми каже, тази процедура и каква е софтуер, който мога да използвам?

Благодарности

 

[brmadhukar]

Можете да избирате между две възможности.1.Превърни го в Edif (prefferably. 2.0) netlist и следвайте Edif да GDSII поток ASIC.2.Пряко синтезират VHDL RTL си във всеки synthesi инструмент ASIC и следвайте RTL за проектиране GDSII поток.

Synopsys инструменти

 

[OvErFlO]

Можете ли да ми опише процеса и инструментите, които мога да използвам???
Какво е софтуер за конвертиране Edif да GDSII ASIC и VHDL да GDSII?Мога ли да използвам Cadence IC5033 да направите това работи?Благодаря ...

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

 

[sandusty]

VHDL (RTL) -> synopsys DC -> VHDL, Verilog (портата ниво)

Gate ниво -> Cadence SE / Synopsys Astro (MilkyWay) -> GDSII или

VHDL (RTL) -> магма -> GDSII

GDSII трябва да бъде преведен на маски след това да изпратите fundries и да чипове