A
Ansunamu
Guest
какво
е различно между Verilog-A и Verilog-AMS?Кое е по-добре?
е различно между Verilog-A и Verilog-AMS?Кое е по-добре?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
F
flyinspace
Guest
Мисля, Verilog-A е verilog език, който може да се опише аналогова верига.Въпреки това, V-AMS може да се опише смесен сигнал верига.Така че V-AMS може да направи нещо повече от Вирджиния.
B
borodenkov
Guest
Verilog-A е аналогово само спекулация.Verilog-AMS позволява едновременно аналогови и цифрови.Тя включва Verilog-A като подмножество.
Вижте тук за подробности:
http://www.eda.org/verilog-ams/htmlpages/overview.html
Вижте тук за подробности:
http://www.eda.org/verilog-ams/htmlpages/overview.html
A
Ansunamu
Guest
Добре,
разбирам
Кои ЕДА инструмент оператор предоставя на най-доброто средство за Verilog-A или Verilog-AMS?
разбирам
Кои ЕДА инструмент оператор предоставя на най-доброто средство за Verilog-A или Verilog-AMS?
T
tlihu
Guest
Ansunamu написа:
Добре, разбирамКои ЕДА инструмент оператор предоставя на най-доброто средство за Verilog-A или Verilog-AMS?
Добре, разбирамКои ЕДА инструмент оператор предоставя на най-доброто средство за Verilog-A или Verilog-AMS?
N
niko_zhang
Guest
тест
Съжаляваме, но трябва да имате за вход, за да видите тази закрепване
Съжаляваме, но трябва да имате за вход, за да видите тази закрепване
H
hgby2209
Guest
Кои симулатор може да подкрепи verilog-а и verilog-AMS?
G
Guest
Guest
Кейдънс LDV 5,1 може upport AMS
H
hgby2209
Guest
LDV 5,1 може upport AMS, LDV 5,0 може или не може?
Modelsim може или не може?
Modelsim може или не може?
F
flyinspace
Guest
Мисля, че LDV5.0 също може да поддържа AMS.
Въпреки това, modelsim не могат.
Въпреки това, modelsim не могат.
P
pci1000
Guest
ldv е само simlator или тя е на целия поток серия?
U
uncle_urfi
Guest
Инструменти трябва да бъдат лицензирани отделно.
например в нашата инсталация имаме лиценз за verilog-а, verilog-AMS и vhdl но не vhdl-AMS.Ние сме движение LDV5.0.
Средствата, които интегрира всички тях е Кейдънс AMS дизайнер.За повече informationl, Гото cadence.com и там се запишете за реално видео демонстрации (около 8 от тях, общо 10 часа), ще ви зает през уикенда.
IC5 спектър също подкрепя verilog-AMS и verilog-а,
а други да не са опитвали, но аз съм сигурен, може да лиценз инструменти отделно.Очевидното ограничение идва, когато имате нужда да превключвате между казват "поведението" и "схематични" или "извлича" изглед.За да промените мнението ефективно, че е хубаво да има AMS дизайнер.
Честит проучване.
---
За да отговори на оригиналния въпрос.verilog-а имаше дисциплини.Така например "електрически", "топлинни"
и др две мрежи с различни дисциплини не могат да бъдат свързани без правилното интерфейс блок.Verilog-AMS има смесен сигнал разширения и сега включва дисциплини като "логика", които определят областите на цифровата ви схема.Така че това е superset на verilog-а.
например в нашата инсталация имаме лиценз за verilog-а, verilog-AMS и vhdl но не vhdl-AMS.Ние сме движение LDV5.0.
Средствата, които интегрира всички тях е Кейдънс AMS дизайнер.За повече informationl, Гото cadence.com и там се запишете за реално видео демонстрации (около 8 от тях, общо 10 часа), ще ви зает през уикенда.
IC5 спектър също подкрепя verilog-AMS и verilog-а,
а други да не са опитвали, но аз съм сигурен, може да лиценз инструменти отделно.Очевидното ограничение идва, когато имате нужда да превключвате между казват "поведението" и "схематични" или "извлича" изглед.За да промените мнението ефективно, че е хубаво да има AMS дизайнер.
Честит проучване.
---
За да отговори на оригиналния въпрос.verilog-а имаше дисциплини.Така например "електрически", "топлинни"
и др две мрежи с различни дисциплини не могат да бъдат свързани без правилното интерфейс блок.Verilog-AMS има смесен сигнал разширения и сега включва дисциплини като "логика", които определят областите на цифровата ви схема.Така че това е superset на verilog-а.
M
mrhfw
Guest
PLS след пълното стандарт на verilgo-AMS
благодарности
Ричард
благодарности
Ричард
U
uncle_urfi
Guest
Пълният документи са в мегабайта, можете да ги свалите от IEEE Xplore уебсайт.(номер по-долу)
------------------------------------------
Verilog AMS ръководство може да бъде изтеглен тук:
http://www.eda.org/verilog-ams/htmlpages/public-docs/lrm/2.1/AMS-LRM-2-1.pdf
-------------------------------------------------- ---------------
IEEE STD 1364-2001
Година: 2001
IEEE стандарт Verilog хардуер описание език
Страница (и): 0_1-856
[Резюме] [PDF Пълен текст (3773 KB)]
-------------------------------------------------- ---------------
IEEE STD 1076.1-1999
Година: 1999
IEEE стандарт VHDL и смесени аналогово-сигнал продължения
Страница (и):
[Резюме] [PDF Пълен текст (928 KB)]-------------------------------------------------- ------------------------------
IEEE STD 1076-2002 (ревизия на IEEE STD 1076, 2002 Edn)
Година: 2002
IEEE 1076 Стандарт VHDL Език Референтен наръчник
Страница (и): 0_1-300
[Резюме] [PDF Пълен текст (1910 KB)]
-------------------------------------------------- ------------------
------------------------------------------
Verilog AMS ръководство може да бъде изтеглен тук:
http://www.eda.org/verilog-ams/htmlpages/public-docs/lrm/2.1/AMS-LRM-2-1.pdf
-------------------------------------------------- ---------------
IEEE STD 1364-2001
Година: 2001
IEEE стандарт Verilog хардуер описание език
Страница (и): 0_1-856
[Резюме] [PDF Пълен текст (3773 KB)]
-------------------------------------------------- ---------------
IEEE STD 1076.1-1999
Година: 1999
IEEE стандарт VHDL и смесени аналогово-сигнал продължения
Страница (и):
[Резюме] [PDF Пълен текст (928 KB)]-------------------------------------------------- ------------------------------
IEEE STD 1076-2002 (ревизия на IEEE STD 1076, 2002 Edn)
Година: 2002
IEEE 1076 Стандарт VHDL Език Референтен наръчник
Страница (и): 0_1-300
[Резюме] [PDF Пълен текст (1910 KB)]
-------------------------------------------------- ------------------
D
duncan94022
Guest
uncle_urfi,
"Tools трябва да бъдат лицензирани отделно.
например в нашата инсталация имаме лиценз за verilog-а, verilog-AMS и vhdl но не vhdl-AMS. "
verilog-а е включена и в двете спектър и AMS дизайнер.AMS дизайнер включва verilog-а, verilog-AMS и vhdl-AMS.Можете да ги всички с AMS дизайнер и те не са лицензирани отделно.Нещо е объркано с installaton ако имате verilog-AMS и не vhdl-AMS.Най-малкото, че е вярно за IC 5.0.x.
"Tools трябва да бъдат лицензирани отделно.
например в нашата инсталация имаме лиценз за verilog-а, verilog-AMS и vhdl но не vhdl-AMS. "
verilog-а е включена и в двете спектър и AMS дизайнер.AMS дизайнер включва verilog-а, verilog-AMS и vhdl-AMS.Можете да ги всички с AMS дизайнер и те не са лицензирани отделно.Нещо е объркано с installaton ако имате verilog-AMS и не vhdl-AMS.Най-малкото, че е вярно за IC 5.0.x.
L
labodhibo
Guest
uncle_urfi,
Спектър не поддържа verilogAMS, тя поддържа само verilogA и
ahdl (spectreHdl).
Спектър не поддържа verilogAMS, тя поддържа само verilogA и
ahdl (spectreHdl).
L
labodhibo
Guest
И Дънкан е прав за amsDesigner.
Тя поддържа всички езици, включително и поведенчески ниво.
В vhdlAMS, има някои ограничения, когато използвате заедно с
verilogAMS.
Labo
Тя поддържа всички езици, включително и поведенчески ниво.
В vhdlAMS, има някои ограничения, когато използвате заедно с
verilogAMS.
Labo
T
triwolf
Guest
LRM вече има версия 2,2
S
ship_baba
Guest
как да се симулира в образец SIM или в aldec
H
Hunter_BJUT
Guest
почти същото