I
indomitable12345
Guest
Имам ISE webpack Xilinx, в която мога да synopsys библиотека за аритметика функции в VHDL, но не и за verilog.why така ли е?? .. са аритметични функции много полезна, искам да кажа да те генерират висока скорост и високо оптимизирани аритметични функции, защото аз започнах писмено dut в Verilog, но, ако трябва да използвате библиотеката, тогава аз ще трябва да го код в VHDL ....