Sram по време на четене, малко по отношение на линия

[iamxo]

По време на прочети операция, BL остава VDD (леко в симулация), докато BL_ намаляване или versur заместник, докато напрежението разликата е около 100mV (предимно).Но това, което аз не можах да разбера защо е така бита доведе до напрежение линия VDD след достъп транзистор е изключен.Това е поради leadage?

Всеки, който може да ми помогне?Благодаря предварително ..

 

[iamxo]

Всеки, който ми помогне да се изяснят?

Благодаря отново.

 

[jbeniston]

Опитайте аналогови форум може би?

 

[iamxo]

Взех го.

Друг precharge ckt работи след 100mV напрежение разлика се получава, защото веригата е голяма аз не забележите, че на първо време.

Благодаря на всички.