SOC Среща

[sachinmaheshwari]

Искам да отида до GDSII
Имам код симулирани чрез ncverilog
и аз имам също синтезира да го използвате RC съставител
така че след съставянето аз имам. SDC и. V файл
Сега аз трябва да направя маршрут място н използване SOC среща
Имам ръководството и всички четене материал, но още се сблъскват с някои проблеми
библиотеките аз имам използва, е
Обединена Млечна Компания
както за iopads и стандартните клетки
25C и 1.8V (температура и напрежение)
Така че, в SOC Среща аз impoterd на дизайн, но аз съм се на iopins (ядрото площ), но не и iopads (площ извън основните площ)
така че какъв е проблемът?

 

[snr_vlsi]

Здрасти,

Първо ми кажете дали Ур дизайн е пълна чип или блок.

Били ли сте натоварени. Файл IO задача, която съдържа информация.за подложки като ориентация, офсет, и друга информация.Били ли сте натоварени на библиотеките правилно и в правилната последователност.

провери тази първа

THX

snr_vlsi

 

[Sachin]

Имам приложи синхронен нагоре-надолу борба с товар, проучване и щифт режим.
така че искам да видя GDSII си формат, но аз имам остана в среща (ритъм)
така че преди да внасят проект за аз SOC Среща са синтезирани и генерира. SDC и. V файлове.

U казваше наоколо. IO файл, така че му се генерира преди настаняването и floorplanning
, докато правиш синтез.
отговарям

 

[arunragavan]

Имате ли си stiched IO тампони да си netlist .. DO U има тампон случаи в netlsit?

Благодарности

 

[vlsitechnology]

Ако дизайнът е блоково ниво тогава IO задача досие съдържа информация за закрепване IO .... Това не означава, че Йо файл задача трябва да съдържа само IO подложки информация като ориентация, офсетов и информация Актуално място ....... .....

Аз искане U PLZ да проверите Ур файлове, които Ур вносител

Надявам се да е ясно на ф

Чао се грижи