Set Up Нарушаване Time

[ryusgnal]

Може ли някой да ми помогне с верига по-долу. Има ли някаква настройка на нарушение за верига? Ако отговорът е да, какво е нарушение на време за настройка? Какво трябва да направя, за да се поправи? [URL = http://imageshack.us]

[/URL]

 

[lordsathish]

Задайте време за нищо друго освен период от време, за въвеждане на данни на флопа, следва да бъдат валидни, преди да настъпи преход на часовника ... т.е. обикновено нарастване на фронта на часовника ... Мисля, че данните тук е в достатъчно ... трябва да говорим за часовника период и сет часа на флопа ... може да се избегне времето за нарушение чрез увеличаване на периода на часовника ... условие, за да се избегне нарушение на време е Tclk> = Tclk-Q + Tsetup + Tcomb - Tskew

 

[deh_fuhrer]

Tclk + Tskew (мин)> = Tclk-р (reg1) + Tcomb (макс) + Tsetup (reg2)

 

[ryusgnal]

[Цитат = deh_fuhrer] Tclk + Tskew (мин)> = Tclk-р (reg1) + Tcomb (макс) + Tsetup (reg2) [/ цитат] Може ли да знаете, всяко позоваване на това?

 

[vamsi_addagada]

настройка нарушение е там с помощта на уравнение Tclk1 + Tclktoq + Tcomb

 

[deh_fuhrer]

[Цитат = ryusgnal] [цитат = deh_fuhrer] Tclk + Tskew (мин)> = Tclk-р (reg1) + Tcomb (макс) + Tsetup (reg2) [/ цитат] Знам, всяко позоваване на това? [/ Цитат] Цифрови интегрални схеми гледна точка А Дизайн A Prentice-Hall публикуване от Ян М. Rabaey [размер = 2] [цвят = # 999999] Добавено след 14 секунди: [/ цветен] [/ размер] http://bwrc.eecs .berkeley.edu / класове / IcBook / [размер = 2] [цвят = # 999999] Добавено след 47 секунди: [/ цветен] [/ размер] Не забравяйте да натиснете бутона "Помощ" ..

 

[sim_333]

U може също да премахнете това нарушение за настройка, като дава muticycle път ...... , които вероятно зависи от дизайн ....

 

[phoenixfeng]

какви са CLK периода, Tcq Tnet и настройка време