Scaling VDD-Какво се случва с промяната на дизайна

[pbs681]

Всичко, което се случи с вариация на дизайна (да речем OSC), ако използвам 1.8V VDD за 3V ми транзистор. Едно нещо, за сме сигурни, че трябва да внимавате за щурц. Ако headroo е OK, какво друго може да допринесе за високата вариация на дизайна през Temp, процес и VDD. (PVT) благодаря предварително

 

[leo_o2]

Това зависи от вашия OSC структура. Различни OSC структура показва различни резултати.

 

[pbs681]

[Цитат = leo_o2] зависи от вашия OSC структура. Различни OSC структура показва различни резултати. [/ Цитат] благодарение на Лео .... Аз съм с релаксация OSC .... промяната е увеличил около + / -10%, когато бях по-надолу работа VDD от 3V до 1.8V ..... Малки chnages на преднапрежение .....