Re: Имате нужда от помощ при проектирането на LDO

[xihuwang]

Здравейте, всички
В по-долу цифрата е LDO.Горната част е структурата и долна част е
изпитването вериги за честотата отговор на електрическа верига спечелят.
Честотата обезщетение метода, по мое мнение, е Милър compensaiton с
текущия буфер да блокират предаде обратна връзка.
R1, С1: изходните параметри на продукцията на errAmp
R2, C2: изходните параметри на изхода на буферните
CM: Милър капачка
Моите въпроси са:
1.Какво представлява аналитичен уравнение на електрическа верига печалба?
2.И какви са полюси и нули позиция или anlytic eqution от тях?
3.Използвам голяма индуктивност и капачка за разчупване на електрическа верига за изчисляване на електрическа верига печалба
уравнение.Дали схемата вдясно (долната част на фигурата)?<img src="http://images.elektroda.net/15_1216917099_thumb.gif" border="0" alt=""/>

Добавен след 22 минути:

<img src="http://images.elektroda.net/58_1216918184_thumb.gif" border="0" alt=""/>

 

[xihuwang]

Всеки един може да ми помогне?

 

[LvW]

Мога да ви дам препоръка за симулация на електрическа верига спечелят.
Не трябва да използвате суров метод с големи L и големи С за нарушаване на целостта му и хранене в testsignal.
По-добре е да се прекъсне верига в ouput на opamp (ниска мощност резистентност) и да поставите AC източник в линията между opamp продукция (изход) и обратната връзка с пътя, (в).
След това отклонение печалба е просто V (се) / V (в).Добавен след 1 час 13 минути:Аз не разбирам напълно вашата верига: Къде е пътят beween LDO изход и VO входа на усилвателя за грешка?

 

[Guest]

Какво се появява от втората снимка е, че фуражите обратно изхода напрежение директно на грешка усилвател входа!Това означава, че U използвате Vref = Vout!

Също така и използвате EA вход транзистор като компенсация буфер!

добре, ако те са прави, защо са рязане на отклонение в компенсацията път не в обратната връзка с пътя?

 

[DenisMark]

Ти наруши отклонение в грешното място.
Трябва да пауза между изхода и входа на EA от дясната страна на картината.

 

[evi]

LvW написа:

Мога да ви дам препоръка за симулация на електрическа верига спечелят.

Не трябва да използвате суров метод с големи L и големи С за нарушаване на целостта му и хранене в testsignal.

По-добре е да се прекъсне верига в ouput на opamp (ниска мощност резистентност) и да поставите AC източник в линията между opamp продукция (изход) и обратната връзка с пътя, (в).

 

[LvW]

evi написа:Не, това е лошо място за почивка на цикъл, защото то ще изтрие nondominant полюс формира от изхода импеданс на EA и портата капачката на прохода MOSFET.