C
cooldude040
Guest
Какви са RC добив режими?
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
G
Guest
Guest
Има ли позоваване към извличане ъгъла?
Поради процеса на отклонение, което свърши с редица RC стойности за добитите мрежи.Обикновено, по-големи кабели имат повече и по-малко C R, по-малко жици са по-малко C и повече Р. температури също играе роля.
Поради процеса на отклонение, което свърши с редица RC стойности за добитите мрежи.Обикновено, по-големи кабели имат повече и по-малко C R, по-малко жици са по-малко C и повече Р. температури също играе роля.
M
mujju433
Guest
По-големи, в смисъл, който параметър Ур говорим за дължина или широчина?U PLZ да ми кажеш
P
phutanesv
Guest
Скъпи приятелю,
По-големи средства, дължина.
Както Simple логика като дължината повишава резистентността намалява
Разстояние е още повече ще бъдат капацитет
По-големи средства, дължина.
Както Simple логика като дължината повишава резистентността намалява
Разстояние е още повече ще бъдат капацитет
E
ericyuan
Guest
Само нетна RC се добива?
за изход
на ниво ASIC дизайн?
или транзистор ниво, трябва да се обмисли поли, OD,
както и всички други coulping ...
за изход
на ниво ASIC дизайн?
или транзистор ниво, трябва да се обмисли поли, OD,
както и всички други coulping ...
N
nikhil.unc
Guest
Здрасти,
Добив може да се случи по различни начини и различни кътчета процес.
От Fab, ще получите RC данни за различни ъгли (например бавни / бързи / номинална и т.н.).
Когато говорим за режими, добив може да се случи за ASIC по време
на процеса на проектиране на
1.Global режим (публикувате глобална маршрутизация).
2.Крайно режим (след подробни маршрутизация).
В Global готовност, след като RC са добити, забавянето модел, който се използва, е elmore.
Elmore е разпределена съпротивление и lumped капацитивно модел.Той представлява само един полюс, а оттам бързо, но могат да се въведат някои неточности.
В окончателния режим, забавянето модел е AWE (асимптотичната waveform оценка).AWE е по-точен, защото той е> 2 полюс модел.
Забавяне модели са важни, тъй като забавянето калкулатор предоставя незабавно тази информация обратно към STA (статични времето анализ) двигател.
Добив е толкова важно, тъй като ефектите STA (статични времето анализ), което налага, ако сте удовлетворени вашите настройка и задръжте пъти на всеки един пльосвам в чип.
STA действително намира най-дългата (критичен) пътека във вашата схема, която определя вашата верига честота и също така, ако отговаря на всички ви държат пъти във вашата верига.
STA използва най-бързо извличане на данни при изчисляване на ъгъла hld и бавно данните при изчисляване настройка да бъдат песимистични, така че вашите чип няма да липсва, след като се връща от Fab.
Добив могат също да бъдат класифицирани като Lumped и съчетано.В lumped сте основно се опитват да намалят голям RC верига в equivalen малките RC верига просто като доминираща върлините сметка (без прикачване).Това е важно, защото искам да се намали RC големите вериги за малките си, така че да можете да запазите на паметта на компютъра и стартирайте пъти.
В комбинация режим, можете основно се опитате да извлечете прикачното capacitances, които допринасят за анализиране на вашите crosstalk забавяне / шум ефекти върху вашето чип.
Ако ние сме способ за портата ниво,
имаме равностоен RC верига представителство за всяка порта, която представлява портата вход / изход capacitances заедно със стопанството съпротивления.Ние включете тези модели в RC мрежа.Но това е само за закъснението изчисляване цел (особено при бързо убиха размножаване).Но това може да бъде неточна.Затова ние DONT представляват портите използвайки RC години.Вместо да ги представляват използване NLDM и. Libs (свобода формат).
Намаляване само се случва най-вече за пасивни елементи (кабели),
а не активни елементи.Това намаление ще мандат като модел за намаляване (Mor).
Ние обикновено куплунга инча lib (свобода) модели за порти.Либърти модели са таблици, които показват забавяне порта, като функция на (вход прехода време / изход натоварвания).
За какво се използва в световен и окончателния режим за добив обикновено се нарича 2.5D добива.Това прави използването на правила, които са получени с помощта на 3D добива.
А 3D добива е най-точна, тъй като използва maxwells уравнения (за да бъдем точни зелено функция), за да се изчисли
на РК на различни геометрии който вашите производство съоръжение ще е най-вероятно производството.
BR
-Niks
Добив може да се случи по различни начини и различни кътчета процес.
От Fab, ще получите RC данни за различни ъгли (например бавни / бързи / номинална и т.н.).
Когато говорим за режими, добив може да се случи за ASIC по време
на процеса на проектиране на
1.Global режим (публикувате глобална маршрутизация).
2.Крайно режим (след подробни маршрутизация).
В Global готовност, след като RC са добити, забавянето модел, който се използва, е elmore.
Elmore е разпределена съпротивление и lumped капацитивно модел.Той представлява само един полюс, а оттам бързо, но могат да се въведат някои неточности.
В окончателния режим, забавянето модел е AWE (асимптотичната waveform оценка).AWE е по-точен, защото той е> 2 полюс модел.
Забавяне модели са важни, тъй като забавянето калкулатор предоставя незабавно тази информация обратно към STA (статични времето анализ) двигател.
Добив е толкова важно, тъй като ефектите STA (статични времето анализ), което налага, ако сте удовлетворени вашите настройка и задръжте пъти на всеки един пльосвам в чип.
STA действително намира най-дългата (критичен) пътека във вашата схема, която определя вашата верига честота и също така, ако отговаря на всички ви държат пъти във вашата верига.
STA използва най-бързо извличане на данни при изчисляване на ъгъла hld и бавно данните при изчисляване настройка да бъдат песимистични, така че вашите чип няма да липсва, след като се връща от Fab.
Добив могат също да бъдат класифицирани като Lumped и съчетано.В lumped сте основно се опитват да намалят голям RC верига в equivalen малките RC верига просто като доминираща върлините сметка (без прикачване).Това е важно, защото искам да се намали RC големите вериги за малките си, така че да можете да запазите на паметта на компютъра и стартирайте пъти.
В комбинация режим, можете основно се опитате да извлечете прикачното capacitances, които допринасят за анализиране на вашите crosstalk забавяне / шум ефекти върху вашето чип.
Ако ние сме способ за портата ниво,
имаме равностоен RC верига представителство за всяка порта, която представлява портата вход / изход capacitances заедно със стопанството съпротивления.Ние включете тези модели в RC мрежа.Но това е само за закъснението изчисляване цел (особено при бързо убиха размножаване).Но това може да бъде неточна.Затова ние DONT представляват портите използвайки RC години.Вместо да ги представляват използване NLDM и. Libs (свобода формат).
Намаляване само се случва най-вече за пасивни елементи (кабели),
а не активни елементи.Това намаление ще мандат като модел за намаляване (Mor).
Ние обикновено куплунга инча lib (свобода) модели за порти.Либърти модели са таблици, които показват забавяне порта, като функция на (вход прехода време / изход натоварвания).
За какво се използва в световен и окончателния режим за добив обикновено се нарича 2.5D добива.Това прави използването на правила, които са получени с помощта на 3D добива.
А 3D добива е най-точна, тъй като използва maxwells уравнения (за да бъдем точни зелено функция), за да се изчисли
на РК на различни геометрии който вашите производство съоръжение ще е най-вероятно производството.
BR
-Niks