L
Lillese
Guest
Здравейте всички, аз съм се опитва да получи най-лошия път на забавяне в дизайна си между 2 сканиране клетки (след това бих искал да го изпита на ATE) използва командата: report_timing-вярно от [all_registers-output_pins] за [ all_registers data_pins], но пътя намерени е фалшива! (Проверих го използвате доклад-оправдае) ли съм забравил нещо или не е истинския път в дизайна? PS: Аз също се опита чрез определяне на променливата true_delay_prove_false_backtrack_timing -1 (неограничен) Благодарение