Power с технология за намаляване на мащабиране?

[eexuke]

Dear All,
Ако технологията е намален размер, за един и същ дизайн, как за намаляване на власт?
Така например, един и същ дизайн по 0,35 и 0,13 технология, значи ли, че захранването е също бяха намалени до 0.13/0.35?Какво е общото правило за намаляване на мощността, когато технологията е намален размер?

Много благодаря!

 

[hoangthanhtung]

Моля, позоваване на texk книгата на проф. Сунг Канг Мо CMOS аналогови интегрални схеми, проектиране и анализ "

 

[archillios]

Мисля, че за един и същ дизайн, ние можем да се оцени съотношението намаляване на власт от страна на
квадрат (vdd1/vdd2) * (C1/C2)
C1/C1 може да бъде прогнозата на ширина.

брутна оценка

 

[eexuke]

hoangthanhtung написа:

Моля, позоваване на texk книгата на проф. Сунг Канг Мо CMOS аналогови интегрални схеми, проектиране и анализ "

 

[Guest]

archillios написа:

Мисля, че за един и същ дизайн, ние можем да се оцени съотношението намаляване на власт от страна на

квадрат (vdd1/vdd2) * (C1/C2)

C1/C1 може да бъде прогнозата на ширина.брутна оценка