PCI паритет трябва да предприемат C / BE # предвид?

[buenos]

здравей. когато аз имам един интерфейс PCI-обект, и аз искам да го прочетете, тогава целта генерира паритета в автобуса PCI. пък трябва да се предприемат C / BE # предвид? или само "АД? защото целта doesn't генерира C / BE # сигнали, не идват от инициатора.

 

[swapnil_vlsi]

паритет ......... валиден паритет се изчислява от # сигнал CBE, предоставени от целевата държавна машина и сигнали АД, предоставени от външни майстор модул ............... хей HAV PCI код VHDL / Verilog .... ф mailme [имейл] swappy.best @ gmail.com [/ имейл] много THX в реклама в ми изпратите

 

[buenos]

целеви doesn't генерира CBE. АД е generted от целевата време прочитания. Писах ви Linx за проектите, с кодове Verilog. jusst изтеглите от уеб. [Размер = 2] [цвят = # 999999] Добавено след 11 минути: [/ цветен] [/ размер] http://www.opencores.org/cvsget.cgi?module=pci&tag = [ URL] http://www.opencores.org/cvsweb.shtml/ [/URL] http://projects.varxec.net/raggedstone1?s=7seg http://www .latticesemi.com/products/intellectualproperty/ipcores/32bitpcitarget.cfm моля да го изтеглите, и не ме помоли да го изпратите на вас. [Размер = 2] [цвят = # 999999] Добавено след 1 минута: [/ цветен] [/ размер]