Opamp AC характерно за ADC приложения

M

moisiad

Guest
Здравейте отново

Имам завършено проектирането на два етапа сгънати cascode OPAMP със следните спецификации:
Vdd = 1V, Придобийте = 67 db, UGB = 300MHz, F3db = 100K
Специфичните OPAMP ще оперират в ADC с N = 8bits и Fclk = 60MHz

Моят въпрос е следният:
Според Бейкър книга "CMOS, Смесен - Сигнал Верига дизайн" pp.339
с цел уреждане на време да бъде по-малко от 1/Fckl на UGB се определя от уравнението UGB> 0,22 * (N
1) * Fckl.Така че в моя случай UGB = 300MHz удовлетворява това изисквания.

Независимо от това какво ще кажете за F3db.Има ли някаква връзка с уреждане на времето на OPAMP.Защото аз имам тичам някои първата симулации в преходно анализ и OPAMP изглежда, че има много големи setlling време, освен че по-горе формула е валидна за моя случай.

 
Мисля, че F-3 db може да се определи BG, така influnce скоростта

 
Има ли UGB имат връзки към вашия capacitive товар?

 
първото поле се генерира от Милър или вложени обезщетение кондензатори.
те имат голямо въздействие върху разрешаване на време, при нормална случай, вложени компенсацията е
по-добро решаване време.защото вложени обезщетение не се генерират RHZ които спечелят голям марж.

 
Аз съжалявам, че аз мисля, че GBW на вашия усилвател не е достатъчно.Мисля, че спецификациите.както следва:

Придобийте> 60 db, UGB> 1200MHz
(при условие, усилвателя е вид claas А, Fclk = 60MHz и β = ˝,
а F-3 db не е много важно, за безпокойство е неговата мощност бърза печалба.)

 
Защо да не мисля за него като това - на opamp има някои AC характеристика, но по веригата на ADC работи в обратна конфигурация.В този случай-3 db freq на opamp себе си не е важно.Какво е важно е-3 db на затворения цикъл спечелят.Ако използвате opamp като последовател, тогава UGBW е много важна, защото тя ще бъде 3 db-честотата на последовател.Вашият усилвател трябва да разрешат бързо за ADC, което означава по-малко звъни.Това също означава, че трябва да се погрижат за втория стълб, тъй като това ще повлияе на фаза margine и оттам звънене за недостатъчни PM.Вие не искате да имат също много големи ч.,
в близост до 90deg, защото след това тя е бавна отново.Най-добър е около 72-76 DEG.
Друго нещо е да не са полюс-Zero чифтове при хвърляне на зарове, защото те забави на преходно отговор също.
И накрая, UGB засяга уби ставка, която е от значение, когато усилвателя работи с големи сигнали.

 
Благодарим ви за вашите мнения

Chung-Ян Чен-може ли да ми обясни как са изчислени на UGB ви предлагаме.Защото дойде в съвсем различен резултат според моите изчисления.

Благодарности

 
Здравей, moisiad ~
Време Постоянни (ζ) = 1/βωt.
За уреждане в рамките на някои точност, уреждане на време трябва 5ζ става приблизително в рамките на половината от системен часовник (assums, че митото цикъл е 50%).Това е само моя груб концепция.

 
Здравей, moisiad
Затова е необходимо бързо OP_Amp?Вашата opa използват за
A / D сравнение?по-бързо A / D като флаш ADC употреба
предварително усилвател динамична compartor, не се използва "OPA"

gernerally, OPA е много бавен, а ако имате нужда от висока скорост OPA, трябва да се използва "големи сегашната" или големи W / L.

 
В ADC е 1.5b етап pipelined архитектура.Мисля, че бързо OPA е mandatory.The е фактът, че за моя случай (Fclk = 60MHz, T = 16ns) на OPAMP трябва да има разрешаване на време по-малко 8ns (T / 2).Наистина DONT знам това е възможно в 1V, или аз съм търсят екзотично верига.Във втория случай ще трябва да разгледа други архитектура (може би Flash ADC)

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top