R
rajesh13
Guest
Може ли някой да ми помогне в тялото обяснява явлението зад nmos.pmos обвързана диодни (в CMOS процес).
По принцип съм интересуват знаят, как разпределението на напрежението варира с напрежение върху портата.Да са преминали през някои документи, които се казва, че тя намалява с прилагане на напрежение върху портата.Но аз искам да знам как е различно.
Това е свързано с ESD.Аз се интересувам как това порта напрежение върху този вид диодни резултати в бързо пускащи на диодни в обратен разбивка региона.
По принцип съм интересуват знаят, как разпределението на напрежението варира с напрежение върху портата.Да са преминали през някои документи, които се казва, че тя намалява с прилагане на напрежение върху портата.Но аз искам да знам как е различно.
Това е свързано с ESD.Аз се интересувам как това порта напрежение върху този вид диодни резултати в бързо пускащи на диодни в обратен разбивка региона.