MOS Транзисторни Площ объркване!?

[aryajur]

Имам малък объркване по отношение на площта на MOS транзистор.Когато използвате MOS транзистор за симулация в Кейдънс ние му свойства чрез собственост диалоговия прозорец, както е показано в приложеното изображение.В този диалогов прозорец трябва полетата за източника и източването дифузия област

Цитат:0.7u * iPar ( "w")

 

[DoctorProf]

Източникът / изтичане на площ се използва за изчисляване на капацитет.Аз
съм се познае от 0,7 е минималната земята правило за разстоянието между вратите на изтичане / източник региона.Това е най-вероятно пътя на п-клетки е бил генериран.Ако сте flaten на п-клетки, така че можете да промените оформлението, което ще трябва да модифицирате уравнения.Аз ще говоря с един от вашите каденца експерти, за да провери как уравнения са използвани и какви параметри са преминали към симулатора.

 

[nxing]

Да, това
е използвана за изчисляване на капачки от двата sidewall и кръстовища.

 

[okguy]

Но ако източването е споделен с 2 два часа транзистори на оформлението (ABAB форма),
вашият симулация ще включва кръстопът кондензатор два пъти!
Както и да е, 1.4u
2 * iPAR ( "w") е правилното въвеждане в повечето случаи.: sm38: