A
ahmadagha23
Guest
Здравейте скъпи приятели
Имам VHDL код и не мога да съставя и го симулира от activhdl но когато искам да го компилирам от modelsim го грешка от моя VHDL код. Защо?
Има ли разлика между VHDL от modelsim и activehdl?
Благодаря от вашата помощ.
Имам VHDL код и не мога да съставя и го симулира от activhdl но когато искам да го компилирам от modelsim го грешка от моя VHDL код. Защо?
Има ли разлика между VHDL от modelsim и activehdl?
Благодаря от вашата помощ.