midelsim Verilog и nonblock работа

[mic_huhu]

Здравейте, всички

Кой може да ми помогне?

Аз писане на код, с помощта на 1 забавяне например
Q <= # 1 г;

дали има начин да се simuilate дизайна, без забавяне използване Modelsim (като команда? или други).
Аз не искам да променя кода.

 

[semiconductorman]

След като сте твърд код закъсненията не е възможно да бъдат отстранени без редактиране на кода.Какво ви предлагам да направите, е да използвате параметър, за да има забавяне ..
за бивши.
параметър забавяне = 1;
Q <= # забавяне г;
Тогава, ако искате да премахнете defparam използва незабавно да презапишете параметър на нула, тогава няма да има забавяне.