K
khorlipmin
Guest
Аз съм с AMS HIT-KIT, аз не съм сигурен дали този проблем е специфичен дизайн комплект. Определи множество транзистори на порта в схематичен и оформление (ивици). така че ако го наблюдаваме в netlist NMOS 4 порта ще има m = 4,0, свързани с него. Аз обаче не успя да извлече тази информация чрез оформлението. Той винаги извлича в четири транзистори всички с М = 1.0, което прави LVS ми да се провали. Единственото решение засега е да се промени добитите netlist = 4,0 м и LVS ще премине. Това е разочароващо за голяма верига. Всяка идея, какво съм направил грешно? Благодаря много.