J
jimjim2k
Guest
Здрасти
HDLmaker (за ASIC, FPGA, Verilog, VHDL)
HDLmaker е инструмент за генериране на Verilog и VHDL дизайни.HDLmaker опростява разработването на сложни проекти FPGA, както и PC апелативните като изпълнява следните задачи:Пише йерархична Verilog и VHDL код
Генерира retargetable пръстени IO Актуално
Генерира всички необходими скриптове и грим файлове
Mulitlanguage подкрепя проекти
Преобразува ПХБ мрежа списъците в VHDL и Verilog
Генерира скалд и подложки ПХБ борда netlists
Генерира Схемотехника в Postscript формат
Дизайни са преносими между семействата FPGA и CAE инструменти
Улеснява повторното използване на код HDL
Преобразува HDLmaker, Verilog и VHDL файлове в напълно хипер свързани HTML
Авторът пише на листа клетки и определя пина, HDLmaker ще свърши останалото.1.з п **: / / www.polybus.com/hdlmaker/
* -> Т
Tnx
HDLmaker (за ASIC, FPGA, Verilog, VHDL)
HDLmaker е инструмент за генериране на Verilog и VHDL дизайни.HDLmaker опростява разработването на сложни проекти FPGA, както и PC апелативните като изпълнява следните задачи:Пише йерархична Verilog и VHDL код
Генерира retargetable пръстени IO Актуално
Генерира всички необходими скриптове и грим файлове
Mulitlanguage подкрепя проекти
Преобразува ПХБ мрежа списъците в VHDL и Verilog
Генерира скалд и подложки ПХБ борда netlists
Генерира Схемотехника в Postscript формат
Дизайни са преносими между семействата FPGA и CAE инструменти
Улеснява повторното използване на код HDL
Преобразува HDLmaker, Verilog и VHDL файлове в напълно хипер свързани HTML
Авторът пише на листа клетки и определя пина, HDLmaker ще свърши останалото.1.з п **: / / www.polybus.com/hdlmaker/
* -> Т
Tnx