C
cirand
Guest
Дали някой има опит по дробният N PLL дизайн?
изглежда много трудно да го приложат в чип за мен.Много статии
имат describled на FN-PLL принцип, но малцина от тях се отнасят до подробни реализация methods.Can някой да ми всякакви съвети?като например това, което е проектирането поток, който трябва да бъде средство за използване,
както и всички добри статии на тази област?благодарности.
изглежда много трудно да го приложат в чип за мен.Много статии
имат describled на FN-PLL принцип, но малцина от тях се отнасят до подробни реализация methods.Can някой да ми всякакви съвети?като например това, което е проектирането поток, който трябва да бъде средство за използване,
както и всички добри статии на тази област?благодарности.