FPGA Проектиране

[deepshah]

здрасти
Аз просто искам да знам за взаимосвързаност между структурата на 8 CLB FPGA как се прави това?
и как да се симулира SRAM в ритъм? (това, което се въвеждат? часовник timming и диаграма, трябва да поставите в ananlog околната среда?)

 

[Guest]

Аз съм малко объркан от Вашия въпрос.

Cadence не се FPGA симулации.Трябва да използвате Xilinx ISE с modelSim VHDL и или нещо (в зависимост от вашата целева FPGA).Освен ако не съм напълно неразбиране на въпроса Ви.