DLL въпрос - работен обем на вложените часовник е с 30% ~ 70%

[gavin168]

Аз съм изготвянето на проект DLL, работен обхват е 40MHz ~ 240MHz, но задължението цикъл на входящите часовник е с 30% ~ 70%.

Смятам да направите:

1), за да заключите правилно, незабавно ще бъдат принудени да е под 1 период, когато първоначално.така че смятам да рестартирате vcntrl да се VDD?

2), за работните диапазон, смятам да използвате self_biasing да направи помпа обвинение?

3), аз удобно за използване на диференциални клетка закъснение, но входа часовник е приключила един часовник с лош коефициент на запълване, така че планирате да използвате инвертна верига да бъде VCDL, на vcntrl е свързан с регулиран контрол на буфер за закъснението.

Надявам се някой да ми даде някои предположения.и има ли нещо, трябва да се занимава?Благодаря.

 

[coolstuff07]

Здрасти,

Вход цикъл мито е много важно за DLL.Използвайте Задължение верига цикъл детектора на входа.
Dont верига инвертор употреба то ще се различават в отделните процес и Temp, която не може да блокира си DLL за всички PVT условия.Чао.

 

[gavin168]

благодаря ти coolstuff07,

но 40MHz ~ 240MHz часовник с 30% ~ 70% мито, цикъл, цикъл, за да получите 50% мито за целия диапазон.Трудно ли е да се направи коректор цикъл мито?

 

[gavin168]

всеки може да даде някои предложения за митото цикъл правилно?

И е по-добре да се използва ДП или PFD?Благодаря.