Determing фалшиви пътеки

[eda_ak]

Господа,

Първо искам да кажа, всеки се върши огромна работа в споделят своите мисли / техники.Голяма благодарност вас и можете да продължите в същия дух!

Въпрос: Аз resonably разбирам определението за фалшив път, но въпросът е как да ги определи?Трябва ли да насочат вниманието на всеки път, анализира и заключи, че добре, тъй като изход не се влиянието на този ресурс ...оттук пътят е невярно.Или има ли по-добри начини?

Вашите мисли се ценят високо.Благодаря Ви предварително.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Усмивка" border="0" />

 

[eeeraghu]

Здравейте eda_ak

Да, дори аз искам да знам за това, но аз прочетох някъде около falspaths, че има два вида фалшиви пътеки
Статични и динамични фалшиви пътеки.

когато вземем netlist порта ниво, след определяне на критичния път, ние трябва да изберете път от въвеждане на производство и вложените материали промяна от 0-1 или 1-0 и да определят изхода и да проверите дали текущата промяната е извършване на цялата продукция .

Дори и аз не съм сигурен за това, но най-вече това е, което динамичен фалшиви път, аз наистина забравих за член, когато аз чета.

U Ако намерите такива, моля уведомете.

Благодарности

 

[eda_ak]

Здравейте Raghu,

Вие сте верни.2 вида.В статично на O / P Булева уравнение ясно, че не ще има принос променлива.В динамичния на O / P Булева уравнение може да има променлива вход, като част от уравнението, и все пак, че пътят може да бъде погрешно.

Надявам се това да помогне.
eda_ak ...все още живот

 

[omara007]

eda_ak написа:

Здравейте Raghu,Вие сте верни.
2 вида.
В статично на O / P Булева уравнение ясно, че не ще има принос променлива.
В динамичния на O / P Булева уравнение може да има променлива вход, като част от уравнението, и все пак, че пътят може да бъде погрешно.Надявам се това да помогне.

eda_ak ...
все още живот

 

[Anjali]

Чувствам, статични фалшиви пътя означава изход булев Dont уравнение въвеждане променлива.

фалшиви динамичен път означава, че някои пътеки не е необходимо да бъдат анализирани, в някои режими на работа.като в тестов режим на сканиране път трябва да бъде проверена, не е необходимо да функционалните пътеки.

Поправи ме ако съм сгрешил.

 

[jackson_peng]

фалшиви път е обикновено направа на грешка в дизайна деление и лоши defination взаимно свързване в началото на етапа на проектиране.

той няма да нарушава поведение, но то би могло по-лошо времето.така че като цяло открити в етап логика synthsis.

в нашия дизайн поток, ще открие пътя нарушават база на времето доклад, и да се върнете в структура, която да преосмисли дали той наистина е фалшива път.по-добре е да ги отстранят в Кодекса на RTL, отколкото използването на set_false_path команда.

така го прави с многопълните ситуация.

 

[eeeraghu]

Вярвам, след първоначалното синтез, критичния път и фалшиви пътеки трябва да се differntiated.след това даде ограничават до инструмента за Връзка с пътя, от една точка до края.

 

[AMI]

По мое мнение, има 2 вида на false_path:
1.вярно false_path: сигнал, че не се променя състояние за дълго време - например: сигнал за конфигурация - и държавни Промяната не засяга fuction на вашия проект по преминаването точка.
2.не се интересуват false_path: тези пътеки са верни пътища, но не можете да ги анализирате или те са много трудно да се анализират с инструменти (те трябва да се обръща специално внимание при проектирането техники - можете да го анализираме от някои други специални методи)

При проектирането, тези пътеки трябва да има специална конвенция за именуване -> лесно да се определи кои пътища са false_path в синтеза / момента анализираме процес.