D-резе: трябва да се прости?

[ian0mackenzie]

Надявам се това да е на правилното място, за да публикувате такъв въпрос ... Аз съм направил някои NAND порти, наречена програма logisim (Google - това е безплатно!) И се опитвам да се създаде D-резе. Отделните порти на NAND работа глоба и да даде правилния изход, но - както можете да видите от приложеното изображение, когато всичко е закачен верига не работи. Ако някой може да погледнете прикачения файл и да дадат своите мисли, или директно ми някъде по-добре да си зададем въпроса, бих го оценявам много! На снимката: благодаря!

 

[BradtheRad]

Всеки MOSFET се нуждае от достатъчно напрежение на врата, за да може тя да се включите. N-MOSFET транзисторите позоваване на напрежението на порта на източника терминал (по-отрицателен). P-MOSFET транзистори на дренажния терминал (по-положителен). За тях да работят, трябва да осигури определено напрежение към референтната. Условия, които трябва да проверите: * ли енергизиране на всеки MOSFET зависи от друг MOSFET вече провеждане? * По същия начин, при включване или изключване на един MOSFET, които причиняват чужда врата, за да загубят определен референтен? Едната или и двете на по-горе изглежда като че ли може да се случва във вашата схематични. За да поправи това може да се наложи забавяне на определени сигнали порта, така че MOSFETS включите в последователност, която работи (трябва да се определи каква последователност). Или някои бъгове може да бъде разрешен чрез увеличаване на напрежения порта (от няколко кратни). Както в реално вериги, така и в симулации. Предполага се, че тя не трябва да работят, но съм виждал, той твърдеше, че работа.