Comparator хистерезис с кръстосано свързана PMOS устройства

[student153]

Аз съм проектиране хистерезис сравнителен продукт (виж приложената схематично). Аз съм изправен пред странен проблем. Дори когато правя кръста свързана PMOS устройства (M10, M11), равни по размер, за да диод, свързан натоварване (M3, M4), аз все още се 13 МПС на хистерезис и дори и да се намали размера на M10, M11 от M3, M4 все пак 7-8mV на хистерезис. Дали някой има идея Какво става тук.

 

[rfcn]

Точно така! За сравнение ще имат хистерезис, освен ако не премахне кръстосаните чифтови устройства.

 

[student153]

[Quote = rfcn] Точно така! За сравнение ще имат хистерезис, освен ако не премахне кръстосаните чифтови устройства. [/ Цитат] кръст съчетани устройства имат отрицателен съпротива на именно -1/2gm и ако те имат същия размер като диод, свързан устройства, то това означава, че общото съпротивление ще е нула и няма положително обратна връзка ще бъде там. Също така, ако погледнете в Алън страница Holberg не. 471 той казва, "Ако е положителна обратна връзка е по-малко от отрицателна обратна връзка, тогава не хистерезис ще доведе до" Също така в същия параграф, той казва, че "Докато, съотношение β6/β3 е по-малко от 1 има хистерезис" (той определя, β както μCoxW / L, докато индекси 6 и 3 се отнасят до снимката му брой 8.4-11

 

[student153]

[Quote = rfcn] Точно така! За сравнение ще имат хистерезис, освен ако не премахне кръстосаните чифтови устройства. [/ Цитат] Всеки, моля!!

 

[dedalus]

Здравейте, аз съм изправени пред същия въпрос. Проблемът не е във веригата, но в стъпка размера на замах DC: автоматично стойност е твърде голям. 1E-3 линеен стъпка разрешило проблема.

 

[student153]

Hi Дедалус, нека ясно това, което казвате. Ако ние правим напречни чифтови устройства със същия размер като диод, свързан натоварване тогава не би трябвало всяка хистерезис, при условие, ние мащабното DC интервал много малък като 1E-3. нали? Аз също се наблюдава друго нещо, че ако ние правим своя кръст чифтови устройства, по-малък от диод, свързан тези в преходно компаратор симулация работи перфектно и време за реакция се подобрява, тъй като ние се намали още повече и по-нататъшно размер на трансграничното сътрудничество, заедно, в сравнение с диодни свързани устройства. Виждате ли е възможно или е също така отново се дължи на по-малко решение на преходни симулации. Искам да се намали времето за реагиране, има ли други неща, които мога да се опитам. Аз вече избута вход разл чифт им граница.

 

[liusupeng]

които симулация U опитам? Мисля, че трябва да прави със замах DC вместо на преходно симулация. хистерезис наблюдава, може да бъде само поради забавяне на сравнителната

 

[student153]

[Quote = liusupeng], които симулация U опитам? Мисля, че трябва да прави със замах DC вместо на преходно симулация. хистерезис наблюдава може да бъде, само защото на сравнителната закъснение [/ цитат] Благодаря ви liusupeng, аз го имам.

 

[dedalus]

[Quote = student153] нека ясно това, което казвате. Ако ние правим напречни чифтови устройства със същия размер като диод, свързан натоварване тогава не би трябвало всяка хистерезис, при условие, ние мащабното DC интервал много малък като 1E-3. нали? [/ Цитат] Ако извършите DC симулация на всеки компаратор без хистерезис, можете да получите фалшив хистерезис се дължи до голяма стъпка. [Quote = student153] ... също така отново се дължи на по-малко резолюция на преходни симулации. [/ Цитат] Стъпка в преходно анализ обикновено варира по време на симулация: когато сигнали не се променя стъпка може да е голям, а когато сигнала промени стъпка може да бъде много малка, точно проследяване на всички промени. Не мисля, че можете да получите някои фалшиви резултати, дължащи се на "разделителна способност" на преходна анализ. Аз си помислих, че може измерва хистерезис в анализа на DC, а не в преходна.