bandgap проблем

[tyanata]

Може ли някой да предложи бързо setling време, ниско ниво на шум CMOS bandgap конфигурация.

Сега ние имаме такъв проблем, часовника на ADC couses проблеми в електрозахранването.
И това смущава поведението на нашите bandgap.В bandgap се прави с големи компоненти област, с цел да застрахова ниско ниво на шум.Но тези големи компоненти, увеличаване setling време на bandgap.И това е проблем за нас, защото ние трябва стабилен bandgap ADC напрежение, когато започва вземане на проби.

 

[Guest]

Тя изглежда трудно.
Perheps трябва да се помисли за компромис между шума и определяне на времето.

 

[rfsystem]

Startup пъти по-малко от 1us и добри PSRR (<60 db) от DC някои 100MHz е трудно наистина и съжалявам, въпросът Ви е да докосвате критична област ПР.Има решение, съжалявам, че не може да предложи повече.

 

[yuyangjp]

Добави голяма шапка в референтната мощност да формират ниска филтър пропуск.

 

[mady79]

Добави капацитет за пристрастие звена за обезпечаване bandgap е стабилна. Получете повече psrr за вътрешни вериги, отколкото за групата разликата да се гарантира смяна не ефект на доставките.

 

[wdd]

1.кондензатори за употреба байпас
2.използване на вътрешното напрежение, че porvided от LDO

 

[yuyangjp]

Мисля, че gliches висока честота, причинени от ADC ще имат слабо влияние върху ADC

 

[vonleo]

ако властта не е основният въпрос, може би използва котлет модулация за постигане на ниски BGP вместо шума на големите транс?