ARM SoC дизайн, Нуждаете се от помощ да започнете

[tariq786]

Здравейте момчета, аз съм ASIC / FPGA дизайнер, който може да напише Verilog код, синтезират и място и го Route. Аз съм нов в света на ARM. Аз съм се чудех как мога да взема код Verilog и да я конвертирате в ARM събрание. Какво представлява инструментът изисква верига и къде да получите това? Аз също съм объркан за какво да използвате, когато чувам толкова много термини като ARM Artisan Физическо IP, Logic IP, стандарт клетки, вградени Съставители памет, Интерфейс IP. Може ли някой да се подчертае, какви са тия, къде и кога да използвате всеки един от тях. Всички указатели или уроци ще бъде високо оценена. Благодаря Поздрави,

 

[rca]

Hi tariq786, ARM процесор, които се нуждаят от монтаж код да се изпълни програма, няма връзка с Verilog! Verilog се използва за кодирането на поведението на процесора ARM. Logic IP = стандартно компилатор клетка на паметта е името инструмент за генериране на памет, например, трябва да се използват в своя дизайн. Интерфейс IP например IP USB, за този пример, обикновено две части една физическа поради особени подложки, необходими за USB и втората част на RTL ниво или макрос, който вече е пуснат, които съдържат всички необходими за USB протокол. но може да бъде I2C, SPI, UART ...

 

[tariq786]

Hi RCA Пич благодаря за отговора. Всъщност, аз имам един код Verilog за кора M0 процесор. Аз съм се чудех как трябва да го използвате? Благодаря за изчистване на картината малко.

 

[rca]

ARM процесор автобус Amba за достъп до памети (RAM / ROM / EEPROM) и интерфейси (чрез картографиране на регистрите). Очакват CM0 има и малко ленти адрес? Очаквам на CM0 работи като CM3, а след това на адрес 0x000 имате адрес Указателят, 0x0001 за нулиране прекъсват вектор ...

 

[tariq786]

RCA последният ти отговор не ми е ясно. Кажи ми как най-добре да използвате кора M0 Verilog ядро, което имам. Благодаря

 

[rca]

а, че дизайнерът работа! Трябва да прочетете ARM документация, която обяснява как работи ядрото. Първо си ядро ​​нужда от рестартиране и часовник. Когато нулирането е deasserted и часовникът работи, ядрото ще прочетете на адрес 0x00000000, които съдържат нулиране прекъсване вектор, което означава, ядрото ще скочи това четене на стойността, за да продължават да изпълняват програмата, в ARM монтаж код. Ако ми помни е коригиране на следващия адрес показалеца на инициализиране на стека адрес. След това, за да направим всичко това, ядрото ще изпълни за четене чрез код AMBA автобус, предпочитан автобус за достъп до кода. Трябва да се определи кой вид на спомените ще съдържа нулиране прекъсване вектор и монтаж код ..., RAM или ROM или EEPROM, или флопа, аз не знам. ако вече инстанциира ядро, правейки това ще бъде както обикновено, чрез интерфейса, за да знам какво необходимостта ядро.

 

[574920045]

сър, искам да научат ARM Cortex m0 Verilog код, но аз не получите кода.Моля изпрати кода за да помогне me.any ще бъде високо оценена.