8 бита ADC INL проблем

[levyjj]

Здравейте всички!

Аз проектирате 8 бита ADC Макао.4 MSB малко използват двоични претеглят кондензатори, 4 LSB е R-2R стълба.симулация резултат е ОК.Но оценка резултатът е лош.3 MSB са INL проблем.
оценка резултат: INL
0010 0000 -0,3 LSB
0100 0000 -0,67 LSB
1000 0000 -0,63 LSB
Всеки един може да ми помогне, моля?Какви са причините за този проблем?Може би това се дължи на кондензатор разминаване.Но кондензатор роднина разминаване е 1%, може да предизвика INL до -0,67?
Опитах се да представлява проблем в симулация чрез добавяне на несъответствие, но не може да получи по-горе резултат.

Много благодаря!
Съжалявам за лошото ми английски!:

 

[ict_eda]

levyjj написа:оценка резултат: INL

0010 0000 -0,3 LSB

0100 0000 -0,67 LSB

1000 0000 -0,63 LSB

:

 

[levyjj]

ict_eda написа:Ето няколко точки:

1.
Как е DNL търсят в по-горе преходи?

2.
Може да има нещо нередно с измерване изградена.
Опитайте се да увеличите времето за уреждане на съд.

3.
Е оценката резултат систематичен или случаен принцип, означава, че ако мярката множество чипове да получите същото INL?Успех,ИКТ

 

[erikl]

Осъществяване на ново оформление на вашите капачка масив, който е напълно симетрични в х-и Y-посока.Използвайте сляпо капачки, ако е необходимо.Съраунд целия масив от манекена капачки със същия размер.Също така си баланс връзки.

 

[levyjj]

erikl написа:

Осъществяване на ново оформление на вашите капачка масив, който е напълно симетрични в х-и Y-посока.
Използвайте сляпо капачки, ако е необходимо.
Съраунд целия масив от манекена капачки със същия размер.
Също така си баланс връзки.

 

[erikl]

А postLayout симулация (извлечение netlist) трябва да покаже и двете INL & DNL отклонения.Вашият по-горе стойности са вече много добри: общата грешка на идеалната ADC е / - 1 / 2 LSB.А DNL <1 означава monotonicity, т.е. на 1-по-1LSB стълбище вход не трябва да се липсваща или двойна стъпка в продукцията.
Единствената мярка, за да е още по-идеален е да се зачитат най-добрите възможни симетрия на всички устройства, които са отговорни за резолюция, т.е. транзистори, резистори, капачки.Това се отнася и към периферията на тези устройства масиви: може да е необходимо да обградят краищата на тези масиви, като манекен структури, за да се гарантира homogenicity също до границата изделия от масив.Винаги имайте предвид, че (1) 8LSB резолюция означава макс.(в) точност на 0,25%, следователно оформлението си за неточности трябва да бъде по-малко от това.Ако имате добър инструмент за извличане, симулацията postLayout трябва да покажат резултат на изменение на оформлението.

 

[levyjj]

Разбрах.Благодаря!