32 битов ADC топология: който е подходящ?

[pauloynski]

Имам нужда да се разработи 32-битов ADC (добре, 27 бита е достатъчно: D). Вход варира от 0 до 10mV (но само 3mV могат да се използват) и поне 20 измервания в секунда трябва да бъде възможно. Аз бях Гугъл много и се намират само 24 бита надеждно (и скъпи) решения. Вход идва от 350Ω клетка товар. Добра стабилност, линейност и компенсация на температурата е задължително. Освен това, като имам MCU (Atmega164) не е необходимо то да бъде единен вариант чип. Опитах се да използвате AD8552 оп-усилвател на входа (като текущ интегриране ampliier) с много добри резултати. Цялата верига е включен в обратна линия верига, за да сведе до минимум преспи и профила. В обратната линия се контролира от MCU фърмуер. Това е почти работи, но бих искал да чуя повече от теб гурута, защото знам, че топологията Аз съм с не е единственият, който може да работи. Всички схеми, дори и без никакво обяснение, ще се запазят бъда много оценявам.

 

[news]

Cyberprzestępczość, nielojalność pracowników oraz brak wiedzy specjalistów to największe wśród zagrożeń bezpieczeństwa IT - wynika z badania ankietowe ...

Read more...

 

[rfsystem]

Имам проверени някои цифри: За 10mV обхват и 27bit резолюцията на LSB е 10д-3 / 2 ^ 27 = 74.5pV (PicoVolt!) Шумът от източника съпротива е SQRT (1.66e-20 * 350 * (пи / 2) * 20) = 13.5nV (NanoVolt!) За да има диференциация в 1LSB 27bit всеки 50ms имате нужда от часовник времето за измерване на 50Д-3 / 2 ^ 27 = 372.5ps за 1bit система за обратна връзка препратка (Sigma-Delta-КПР) считат, че на Seeback-Ефект дава между 7uV K / и 32uV / K в зависимост от метал комбинация. Така че температурата стабилност трябва да се 13.5nV/7uV/K = 1.9mK (MilliKelvin!) над 50ms. Бихте ли обяснили смисъла "топология може да работи"?

 

[hock]

къде по света ще получи справка за това напрежение АЦП? NCST дори няма да има такива стабилна справка. осакатявам

 

[pauloynski]

Благодаря ви rfsystem. Вашият изчисления изглежда е прав. Аз съм постигане на почти 25 бита резолюция до сега. В топологията Аз съм с е модифицирана ΣΔ времето на непрекъснато интегриране на система, работеща на 300 проби в секунда и последван от два FIR филтри. Системата не използва напрежение справка. Вместо това, това е печалба и нулева стабилност зависи само от съотношението на два резистора (тяхната абсолютна стойност не са от значение). Знам, че има някои съоръжения на пазара, които твърдят, че правят нещо повече от това, например http://www.keithley.com/products/dmm/?mn=2002 и се чудя какъв е вида на конвертор са те използват, за да се постигне това.

 

[rfsystem]

Аз не намери Keithley 2200. Мисля, че Agilent 3458A е настоящото състояние на техниката. http://cp.literature.agilent.com/litweb/pdf/5965-4971E.pdf Ако погледнете страница 11 има диаграма четене резолюция срещу четене честота и правото таблица под. В 3458A са 18bit в 10us. Това означава за интегриране с 1bit-КПР (а + - включете справка) 10д-6 / 2 ^ 18 = 38.15ps 1.4e-6 / 2 ^ 16 = 21.36ps, за да изберете 2 случая. Не е реалистично, че с помощта на 50GHz часовник за определяне на времето на някои патентовани методи за рампата. Предполагам, че това, че обратната връзка е КПР с някои броя на битовете. , Която се издига на линейността въпрос, който се избягва 1Bit-DACs. Така калибриране е необходимо. Може ли да обърна топология? Съжалявам, че тълкува неправилно броя Keitley. Това изглежда правилният http://www.keithley.com/data?asset=5799 на четене срещу резолюцията е сходна с 3458A 167e-6 / 2 ^ 19 = 31.85ps

 

[pauloynski]

Моята система използва 16 бита PWM КПР обратна връзка (това е промяна по отношение на конвенционалните верига ΣΔ) и тя изглежда като на прикачения файл (това не е последната верига). Големият брой на резисторите за обратна връзка верига са много стабилни такива. Необходимо е калибриране със сигурност, а също така автоматично нули за малки и ниски варианти честота. Входният сигнал е почти allways ZERO и никога не излиза от тази ситуация за повече от няколко секунди, така че автоматично зануляване принцип е много ефективна. Рампата генератор показана в долната част на схемата няма нищо общо с линейността на конвертора. Той се използва само за да получите някои изход от КПР. Продукцията на КПР е правилно, когато тя балансира входен ток на натоварване клетката. Входният мултиплексор се използва за нищожна отклонението напрежение на цялата система. Схемата с произход от тази, която открихме в wheighing мащаб (виж прикачения файл)