цяло число> Verilog и обл?

[davyzhu]

Здравейте всички,

Чух, че е цяло число Verilog тип.
Някой каза, цяло число може да бъде подписано или грозен.
Как да се декларират, подписано цяло число?

И каква е разликата с цяло число и обл подписан [31:0] (2's допълват)?

Всички предложения ще бъдат оценени!
С най-добри пожелания,
Дейви

 

[eda_wiz]

Предполагам, че cannt специално обяви подписан или грозен цяло число, както в езика C.Стойността ще бъде съхранявано, подписан, когато обяви цяло число.няма никаква разлика между обл [31:0] и цяло число за синтез.

 

[yuenkit]

числа е подписан 32 късче.

разликата между подписан обл късче и 32 число ...

Казаха ми, че за цели числа, ако достигне максималната стойност, например 32'h7FFF_FFFF, без значение каква стойност U добавите в стойността ще остане като 32'h7FFF_FFFF.

но за подписано REG, ако добавите ф 1 за 32'h7FFF_FFFF, стойността ще отиде да 32'h0000_0000.

Аз нямам време да се провери това.Кажи ми, ако сте проверили, че

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Усмивка" border="0" />

 

[maxsnail]

число да се търкаля към 0, когато преливник, също като REG, може да се използва в сравнение израз, подобен (I <-1).

 

[Guest]

davyzhu написа:

Здравейте всички,Чух, че е цяло число Verilog тип.

Някой каза, цяло число може да бъде подписано или грозен.

Как да се декларират, подписано цяло число?И каква е разликата с цяло число и обл подписан [31:0] (2's допълват)?Всички предложения ще бъдат оценени!

С най-добри пожелания,

Дейви