цифров PLL честотата на използване на FPGA

[jadedfox]

В дизайна на цифров PLL използване на FPGA, каква е честотата, постигнати за работа??

 

[FvM]

Какъв вид на PLL намерение? Повечето РРОА са посветени PLLs за синтез на часовник. Това са аналогови PLLs генерира чист, с ниска трептене часовник, до 0,5 или 1 GHz обикновено. Един ADPLL (всички цифрови PLL) е дискретна часовник на времето, вземане на проби от системния часовник, главно ограничени от логика и да се регистрирате скорост и приемливо трептене за генерираните часовник. Примерни честоти до няколко 100 MHz са възможни с FPGA днес.

 

[jadedfox]

Аз съм се опитват да приложат ADPLL в FPGA .. заключване гама може да бъде постигната чрез прилагането на FPGA