след грешки PAR симулация

[shri_95]

Аз се опитвам тичам след PAR симулации за устройството XC2VP30-FF896.Но аз съм се някои грешки
ГРЕШКА: HDLCompiler: 841 - "netgen / номинална / control_logic_timesim.vhd" Линия 1405.Вид грешка близо до PS; очаква вид време

ГРЕШКА: HDLCompiler: 705 - "netgen / номинална / control_logic_timesim.vhd" Линия 1405.Физическа единица не означаваме физически тип

това е мястото, където тя е като отбелязва,
Addr_LSB1_2_DXMUX: X_BUF
генерични карта (
LOC => "SLICE_X59Y155",
PATHPULSE => 396 PS --------------- ГРЕШКА линия 1405
)

Аз съм начинаещ с HDL и не може да има някакъв смисъл от това.

 

[tariq786]

Ако кликнете върху грешка, то трябва да ви отведе до Xilinx интернет страница, която може да има решение или да използвате Google за търсене на грешката си с номера и съобщение за грешка.Съм бил в състояние да разреши много грешки при използването на този начин.
Надявам се това помага