симулиране tetramax atpg модели с VCS

[honey13]

Аз съм с tetramax за atpg. Искам да симулира модели в VCS. Трябва ли да включва всеки ключ, докато спестяване на модели или мога да ги използвате само от спестяване като write_patterns някой file.v да ми помогне моля.

 

[TonyLS]

Аз съм с tetramax за atpg. Искам да симулира модели в VCS. Трябва ли да включва всеки ключ, докато спестяване на модели или мога да ги използвате само от спестяване като write_patterns някой file.v да ми помогне моля.

Трябва-формат и или наравно или себе си ключове. В миналото винаги съм използвал verilog_single_file формат, но не сте сигурни в това, което ще използвате за VCS. -Ал или себе си отговаря на вид на моделите, които искате, ал = Успоредно с това, Se = сериен. Серийните модели вземат много дълго време, за да се симулира, тъй като има един вектор за всяка промяна импулс за натоварване и разтоварване на веригите. Par модели са много по-бързо, тъй като те паралелно натоварване всички сканиране флопове, заобикаляйки по същество промяна в / от дълги вериги на сканиране. По-долу е моя поток, когато правех много работа DFT: 1) да се създадат ДОИ модели с малко количество от вектори: симулира това, за да се провери за сканиране вериги. 2) да се създадат всички модели в PAR формат: симулиране на тези модели, за да се провери целия дизайн. 3) да се създадат всички модели в ДОИ формат, да се оставиш в ръцете на ATE тест инженер за производство на тест. Бих работи Sims на тези модели след бутане, докато чипът е в FAB. Той не е порта за TAPE OUT. Надявам се това помага

 

[avinashch]

VCS е само симулатор Verilog от synopsys точно като теб са modelsim и Xilinx. всичко, което трябва да направите, е включва $ vcdpluson; в testbench ви, след като декларират инициалите ви и да симулира вектори заедно с testbench и Verilog от затворен тип модели и тя ще ви генерира vpdvcd файла, за които можете да видите генерираните форма на сигнала, в Две интерфейс.