A
a.nemati
Guest
привет
Аз искам да се свържете Virtex-5 FPGA да TMS320C6474 DSP чрез RapidIO, SRIO и
AIF.Можеш ли да ме водач.
Мисля, че по-схематични onle определи горна граница 0.1F Seri е достатъчно.Вярно ли е?
Как мога да се разработи схема?
RapidIO в Virtex-5 има няколко стандарти.
thenks
Аз искам да се свържете Virtex-5 FPGA да TMS320C6474 DSP чрез RapidIO, SRIO и
AIF.Можеш ли да ме водач.
Мисля, че по-схематични onle определи горна граница 0.1F Seri е достатъчно.Вярно ли е?
Как мога да се разработи схема?
RapidIO в Virtex-5 има няколко стандарти.
thenks