прост въпрос за NMOS когато VG = 0

[Chethan]

Здравейте всички,

Моля, вижте следната схема от книгата Sedra и Смит.Тук транзистор е в насищане, дори когато портата напрежение VG = основателна.Искам да знам, когато вратата е заземен не е положителна такси на територията на порта.Ето защо не инверсия се провежда под врата и не се формира канал.Ако няма канал на всички тогава как е, че там е настоящ поток и транзистор е в насищане.Извинете ме, ако въпросът е много прост.

отколкото в аванс
chethan

 

[rtarbell]

Това не е само врата напрежение, което има значение е портата-източник на напрежение (портата напрежение - източник на напрежение).

На снимката, на портата напрежение е основателна.Имате две доставки в картина, 2.5V положителен и отрицателен 2.5V.

==> Да кажем, че източник на напрежение в картината е-1.0V (Аз съм само на вземане на номера тук, за да отидем заедно с моя пример).Портата напрежение е 0V.Така че вашата врата-източник на напрежение е (0V) - (-1V) = 1V.Ако 1V е по-голяма от прага на напрежение, наистина можете да получите актуални към потока в транзистора.