променлива dutycycle с фиксирана честота цифрова логика

[deb_mallik]

Може ли някой показват променлива dutycycle с фиксирана честота цифрова схема логика
благодарение по-напреднали

 

[QuinnCheng]

Има ли вашата система използва само една предизвика край?

 

[Vishwa]

PWM (продължителност на импулса, модулация) изход съдържа фиксирани променлива честота wavwform dutycycle.
Това е vaery просто да генерира PWM изход.Вземи си смени регистър и въртене на данни за всеки CLK.Fead продукцията на shiftregister обратно към въвеждане на регистър чрез Дизюнкция.

Тя е много проста и можете да го опитате.

 

[nand_gates]

Проверка на кода по-долу!

Код:

модул PWM (CLK, възстановите данните, LED);

вход CLK;

вход Reset;

вход [7:0] данни;

мощност LED;обл LED;

обл [7:0] pwm_count;Винаги @ (posedge CLK или проучване posedge) започва

ако (Reset) започва

pwm_count <= 0;

доведе <= 0;

края иначе започва

pwm_count <= pwm_count 1;

IF (pwm_count <= данни) започва

доведе <= 1;

края иначе започва

доведе <= 0;

приключвам

приключвам

приключвамendmodule