посочете въвеждане на ПИН-часовник

[Guest]

здрасти

как да се уточни въвеждане на ПИН-часовник в Xilinx Spartan-2 и ISE?

doesn't на ПАСЕ нека да определят "P80", както игла за CLKIN пристанище на върха модул VHDL.Това ми позволява да се определят "Pxx" за други пристанища.
В Pin-80, там е ПИН GCLK0 вход.

"Спартан-2 има някои пина като посветен GCLK пина.Spartan3 има някои щифтове: IOxxxx / GCLKy

 

[echo47]

Може би вашата версия на ПАСЕ е счупена.Уверете се, че имате най-новия пакет ISE услуга.

Ето няколко алтернативи:

Можете да сложите ограничение LOC в файла UCF:
NET "CLK" LOC = "P80";

Или казано един атрибут LOC във вашия файл HDL:
Код:

IEEE библиотека;

употреба ieee.std_logic_1164.all;

ieee.std_logic_unsigned.all употреба;лице върха е

порт

(

CLK: в std_logic;

Въпрос: Няма std_logic_vector (3 downto 0)

);

атрибут LOC: String;

LOC атрибут на CLK: сигнал е "P80";

края връх;Archi архитектура на върха е

сигнал TMP: std_logic_vector (3 downto 0): = "0000";

започвам

процес (CLK)

започвам

IF (rising_edge (CLK)) след това

TMP <= TMP 1;

крайна сметка, ако;

край процес;

Q <= TMP;

края Archi;