порта ниво netlist

J

jinruan

Guest
Здравейте момчета
има някои възлага на информацията в моята врата на ниво netlist (синтезирани от DC),
Ако netlist се чете от Аполон за април, какво ще стане с присвои твърдение?
Ли е надеждна за чип?

 
най-новата версия Astro трябва да го превърнете в една мрежа с lanching "warnning",
но по-нова версия, най-вече "Аполо може грешка.

 
Можете да напишете един малък скрипт на мястото на тези asiign декларации клетки .. буфер или да заменят и нетната страна въвеждане на данни от страна нето на БВП в целия дизайн

 
Използване на TCL скрипта да замени възлага на информацията, това ще помогне

 
именуване правило може разтворител
Добави именуване правило
-Equal_ports_nets \
-Inout_ports_equal_nets \

 
Аз замени възлага с буферни клетки, но когато Аполон прочетете netlist, има някои грешки.
начална netlist:
...
тел \ crc_in [6], \ crc_in [5], \ crc_in [4], \ crc_in [3], \ crc_in [2]
възлага \ crc_in [6] = crc_in [6];
възлага crc_out [14] = \ crc_in [6];
...
ръчно редактиране netlist:
тел \ crc_in [6], \ crc_in [5], \ crc_in [4], \ crc_in [3], \ crc_in [2]
BUFX2 U1 (. А (crc_in [6]),. Y (\ crc_in [6]));
BUFX2 U2 (. А (\ crc_in [6]),. Y (crc_out [14]));

Когато Аполон прочетете netlist, той посочи, че има грешка в близост до \ crc_in [6].
Защо?Как се казва правило за вътрешни мрежи, или клечки
в портата на ниво netlist?

 
Кога синтез с постоянен ток.
използвайте командата, set_fix_multiple_nets-всички-buffer_constants,
След това той ще замени възлага с буфер

 
ще се появи съобщение за грешка в P & R етап.

можете да използвате на set_fix_multiple_port_nets DC (моля, проверете тази команда на

правопис), за да решите този проблем.

jinruan написа:

Здравейте момчета

има някои възлага на информацията в моята врата на ниво netlist (синтезирани от DC),

Ако netlist се чете от Аполон за април, какво ще стане с присвои твърдение?

Ли е надеждна за чип?
 
Plz Търсене в темата тук, изглежда, други попита проблема преди!

 

Welcome to EDABoard.com

Sponsor

Back
Top