помощ> DSSS изпълнение

R

rave1786

Guest
здрасти
Аз правя VHDL implemntation на DSSS като б технологии моя проект
и са в състояние да пиша код за PN последователност генератор
Аз съм остана в BPSK модулатор и DEMODULATOR
Аз не съм притеснява за синхронизация
на DEMODULATOR има нисък филтър пас (интегратор) и устройство за решение
за някои може да предложат начини за тяхното изпълнение
възможно ли е да приложат филтър ела ниски филтър преминават
аз имам търсили в мрежата и установих, че едно решение е използването MATLAB simulink и генератор Xilinx система
но нямам представа за какво са те и как да се прилагат по-горе
Може ли някой предполага някакви водачи.
целевата FPGA и ще се използва е "Спартан 3д и Xilinx ISE 9.2i Lite инструмент

 
Здравейте приятели,
Ние можем да дизайна на FIR филтър с помощта на MATLAB 7.1 или по-голяма версия.
отивам да командват прозорец, тип "fdatool" дизайн, както на Ур спецификации, тогава просто да конвертирате VHDL кодиране..
си много лесен начин да се превърнат в VHDL кодиране, без поколение система за филтър дизайн.

по отношение
Ашок Кумар

 

Welcome to EDABoard.com

Sponsor

Back
Top