помощ на FPGA кодиране

[rajsrikanth]

Hi всеки,

Имам съмнение относно Verilog, в Verilog имаме реално управление и то е synthesizable и може да бъде за сваляне в Xilinx FPGA's

благодарности и отношение
рай

 

[kishore2k4]

искаш да кажеш на променлива тип "истинска"?Не че не е synthesizable.За дълбоко разбиране на вътрешни се отнасят за "Синтез Verilog HDL: Практически буквар"

 

[echo47]

XST не поддържа "истински" вид в Verilog и VHDL.Може би някой ден в бъдеще, но не и днес.
Въпреки това, ISE включва "плаваща запетая оператор" ядро.Може би това ще ви помогне.