поведенчески моделиране на аналогови дизайн

[chviswanadh]

Привет,

Някой може ли да ми кажете как тези поведенчески модели на аналогови дизайни влезе в употреба за проверка на смесения сигнал дизайн.

А също така и езиците, използвани за моделиране

Благодарности
Kasi

 

[Guest]

В Cadence можете да използвате ahdl и verlioga за аналогови поведенчески модел.
http://www.ee.virginia.edu/ ~ mrs8n/cadence/ahdl.html

 

[pfd001]

MATLAB може да се използва за Behav модел

 

[ynhe]

SImetrix е добро за поведението моделиране на аналогови дизайни.

 

[adefan]

VHDL или Verilog-AMS-А

 

[shaikhsarfraz]

Здрасти
Когато сме в разработването на сложни чип.Чипът може да съдържа някои критични етапи.
Тя не е съдебен да завърши проектирането на целия блок и от проверка на чип като цяло, тъй като неуспех в това време ще бъдат катастрофални.
Вместо това ние разработваме критичните блокове и пишем на поведенчески модел за други блокове, които отговарят на спецификацията, и целия блок е вграден и проверка може да бъде направено по процеса страна дизайн.Всяка грешка в дизайна могат да бъдат отстранени на този етап само.

Ние можем да използваме нито
Verilog А или Verilog AMS за моделиране на поведението.
Запомни Verilog А cannt да се използва за модел цифров блокове.
Тези кодове могат да бъдат симулирани чрез ритъм Призракът.

 

[aibrahim]

За системата като делта сигма ADC симулацията на цялата система в схема ниво директно ще консумират много дни, така че ние трябва първо да се изработи behavirol прост модел за цялата делта сигма ADC карта преди този случай да се верига ниво, за да сведе до минимум времето, изразходвано за вашия проектирам.
Можете да направите това, като използвате Matlab или Verilog-а, Verilog-AMS и двамата също subitted в ритъм, ADS инструмент също на разположение.
например за делта сигма ADC най налични инструменти в MATLAB
за проектиране PLL можете да намерите Verilog MATLAB такива модели и също.