обосновката ниско активни сигнали

[abhihegde]

Здравейте всички,

Аз съм нов в областта VLSI пчела.Щях чрез някои от насоките за кодиране на HDL и един от тях заяви: "Сигналите трябва да бъдат проектирани ниски ative за предпочитане."
Опитах се търсят в Интернет за обосновката, foun някои, който не беше много убедителен на всички.Казват, че и аз цитирам
"Ако считате, транзисторът ниво на модула, активно ниско означава кондензатор в изхода терминал получава таксуват или разтоварвани, основана на ниски до високи към ниски и високи съответно преход. Когато тя отива от високо към ниско тя зависи от падащото резистор че тя издърпва надолу и тя е сравнително лесен за производство капацитет за изпълнение, а не на зареждане. оттам хора предпочитат ниски използват активни сигнали "

Може ли някой моля ви кажете ми какво точно мотивите зад вземане на сигналите активно ниско

Благодаря предварително
Abhiiii

 

[natg9]

Здравейте Abhi

Не знам как правилно и да звучи, но Активни ниски просто се посочва, че някои логика или верига става активен или разрешен, когато ф прилага слаб сигнал до него,
Използване на Активна слаб сигнал може да имат предимството на ниска мощност разсейване

Аз също предполагат ф да мине през някои четене материали, свързани с GROUND Bounce
U може да намерите отговори на някои съществени въпроси Ур

Някой да ме правилно, ако греша

 

[FVM]

Аз не виждам правдоподобна причина за ниско активни сигнали с CMOS логика на днешния ден.Това е отчасти конвенция и частично TTL наследство.С TTL I / O, високо ниво на по-ниски текущи покой.Ако приемем, симетрична CMOS логика прагове, смущения чувствителност не е различен за високи или ниски обороти на ниво.