нужда от спешна помощ за Xilinx FPGA!

[EDA_hg81]

Случайно, ние сме свързали Vcco за изходните сигнали LVDS от 2.5V до 3.3V на печатната платка.

Ние все още може да присвоите на сигнали на ниво LVDS в програмата, но на I / O напрежение в извън е 3.3V.

Какво трябва да направя, за да се коригира това?

Ние нямаме време да се определи ПХБ.

Всички предложения са оценени.

 

[Gunship]

EDA_hg81 написа:

Случайно, ние сме свързали Vcco за изходните сигнали LVDS от 2.5V до 3.3V на печатната платка.Ние все още може да присвоите на сигнали на ниво LVDS в програмата, но на I / O напрежение в извън е 3.3V.Какво трябва да направя, за да се коригира това?Ние нямаме време да се определи ПХБ.Всички предложения са оценени.